《pwm工作原理分析》由会员分享，可在线阅读，更多相关《pwm工作原理分析（38页珍藏版）》请在金锄头文库上搜索。
1、Diretto PWM 工作原理分析,1,Power On瞬間VID、Vcore的產生時序,ATX POWER,Processor Voltage Regulator,Processor,VCCVID Voltage Regulator,VID_PWRGD Generation Logic,Logic,Voltage In,Enable In,VCCVID,Delay 1ms,VID_PWRGD,VID0:5,VCORE,圖（一）,2,在學習之前首先應了解一下一些關健的述語和IC的工作原理，這些資料可參看相關IC的Datasheet，Diretto遵循Intel發布的VRM 10.0規範，該規
2、範具體描述如下： 圖一中顯示了整個P4架構的電源供應時序，所有電源供應起始於System Power Supply (ATX)，當觸發主機板的PWRBTN#信號後，ATX POWER 供出數組電源。當3V電源和EN信號供給VCCVID Voltage Regulator後，該Regulator將立即供出VCCVID電壓1.2V，在經進110MS的延時後，該Regulator供出VID_PWRGD信號，以通知Processor Voltage Regulator可以根據Processor發出的VID0:5組合送出相應的Vcore電壓。當CPU的工作條件滿足後，就開始做第一個尋址動作。 實際上到這
3、個裡整個上電及初始化過程已經講述的非常清楚，但也衹是粗略的的描述了整個過程，並且這裡衹是VRM 10.0規範的一部分。,3,Output Volgate vs.VID Code,圖（二）,4,圖二為VRM 10.0的另一個重要部分，該表格主要向我們講述了信號VID0:5的不同組合，對應不同的CPU Vcore電壓。由該表格可以得知，VRM 10.0的Vcore電壓範圍從0.8375V1.6V，每個Step為0.0125V，共有74個組合。其中第一种组合非常特别，该组VID4:0均为1，VID5為X，送出Vcore為0V,也就是說衹要VID4:0為1，不管VID5為0或1，送出的Vcore都為0
4、V。 可以參考一下VID部分線路圖，从线路图中可以了解到VID5:0均有Pull-High电阻接于3V, 即表示在缺省状态下(無 CPU) VID5:0均为High, 也就是說所有CPU VID5:0组合中至少有一个VID信号為0，當VID4:0均為1時，即表示無CPU。 在對VRM 10.0的規範有所了解後，開始對整個主機板的電源供電時序進一步分析，現以Diretto機種為例作為分析對象。,5,圖（三）,6,圖三為VCCVID Voltgate Regulator的線路圖，U37為這個線路圖的核心元件，该元件Pin1为电源Input, Pin2位GND, Pin3为EN控制信号，高電平有效，
5、该脚為High時，Pin5才可输出，否则無输出。Pin4位POG信号，该信号输出与Pin5 输出有至少1ms延时，参照一下Pin3(CE) ,Pin4(POG),Pin5(VOUT)之间时序关系。,圖（四）,7,由圖四可知，衹有在VEN为Hingh后，VOUT 才开始上升，在VOUT上升到VOUT的90%後，VGOP才開始計時，並延時至少1ms後VPG為High。在VOUT降低至VOUT的85%时，VPG输出为Low, 以通知外圍PWM產生相應動作。圖五為RT9181CB的內部框圖,圖（五）,8,圖（六）,9,圖六為實際量測出的波形，黃色軌跡線(CH1)為VOUT,藍色軌跡線(CH2)為POG
6、輸出，從圖中可以看到在黄色軌跡線上昇沿之前蓝色軌跡線有一幅度為700mv的毛刺，该毛刺是由於在給Vccvid Voltage Regulator 供電的一瞬間產生。 圖七為测量到的延時時間，从圖中可以看出延時時间為1.60ms。符合POG与VOUT延時至少1ms。,10,圖（七）,11,圖（八）,圖八為測量出的VCCVID與POG的電壓幅度，均為1.23V。,12,為了將電源初始化過程講述的清楚明了，現將電源初始化過程分為以下幾個過程： VCCVID的初始化過程 Vcore的初始化過程 其它供電的初始化過程 VCCVID的初始化過程在上面已講述完畢，下面開始講述Vcore的初始化過程。 首先我
7、們來看一下Diretto的Vcore供電部分的原理圖,13,圖（九）,14,圖（十）,15,圖 九、十為為Diretto的Vcore供電原理圖，其主要由以下幾個部分組成： PWM控制器ADP3180 MOSFET驅動器ADP3418 UP-MOSFET和 LOW-MOSFET 還有一些其它的無源器件構成的反饋電路、濾波電路和過電壓過電流反饋電路。,16,首先介紹PWM控制器ADP3180, 下圖為它的TOP VIEW圖,17,引腳描述： Pin 16：VID0:5 Vcore電壓編碼組合輸入，由CPU決定。 Pin 7：回饋返回。 Pin 8：该脚连接于内部误差放大器的输入端，一方面与Pin9
8、构成反馈电路用于消除误差放大器的自身误差与线路噪声，另一方面接Vcore反馈电压，用于侦测Vcore是否有偏差。 Pin 9：内部误差放大器的输出，该脚与Pin8可构成反馈电路，以消除内部误差放大器自身误差与噪声，实际上用于构成一个反馈电路。 Pin 10：Power Good Output，此Pin為Open Drain Output。 Pin 11：電源Enable Input，當把這個Pin接地時禁止PWM輸出。 Pin 12：Soft-Start延時。 Pin 13：内部振荡器频率选择，通过接一个电阻至地，修改阻值选择不同的内部振荡频率。 Pin 14：脈波電流的輸入，它通過一個電阻接
9、VCC電壓來設定電流。,18,Pin 15：電流限制設置點，該Pin通過一個電阻接地來設定電流限制的上限。當EN Pin為Low時這個Pin也會被Pull Down，PWM將停止輸出。 Pin 16：偵測電流參考輸入，該Pin也是偵測放大器的正相輸入端。 Pin 17：偵測電流總和點，該Pin是各Phase電流輸入的總和也是偵測放大器的負相輸入端。 Pin 18：偵測放大器的輸出端，该脚与Pin17可构成反馈电路，以消除内部误差放大器自身误差与噪声，实际上用于构成一个反馈电路。 Pin 19：所有信號的參考地。 Pin 2023：電流侦测，内部接於过流保护電路，不使用時該Pin不接任何電路。
10、Pin 2427: PWM輸出，該Pin若不使用時應接地。 Pin 28：VCC電源輸入（12V）。,19,Function Block Diagram(ADP3180),1,2,3,4,5,6,7,8,9,A,20,上圖為ADP3180的功能方塊圖，下面將簡單講述其各個功能模塊。 1 ：為數模轉換模塊，其作用是把CPU發出的數位訊號轉換成相應的模擬信號。 2 ：為過電流偵測放大器，其作用偵測各Phase的電流，看是否有過電流，若有則做相應的保護動作。 3 ：為Error Amplifier，偵測輸出電壓是否有偏差，若有則做出相應的調整。 4 ：為Soft Star功能。 5 ：為電流限制功能
11、模塊，當有過流時由它來做出相應的控制動作。 6 ：為Power Good輸出延時電路。 7 ：為電流平配模塊，其作用是平均分配各Phase電流。 8 ：為PWM輸出模塊。 9 ：為ShutDown控制電路和偏置提供電路。 A ：為振蕩器控制模塊，提供所需的三角波。,21,相數的選擇：ADP3180可以Support四相，它可以設計成2相、3相或4相。現在的P4機板通常使用三相電源，不管使用幾相電源技術，CPU的所需電流是一定的，各相提供的電流也是相同的，若使用的相數越少，則各相所承担的電流就越大，相應的發熱量就越大。也就是說通過增加相數可以減少發熱量，降低溫度。對於Diretto機種它采用三相
12、電源技術。 Master Clock Frequency：ADP3180可以通過在RT Pin與GND之間相接一顆電阻來調節它所需要的主頻。每相的頻率是主頻除以相應的相數，若為3相則主頻除以3，相應的4相則除以4。若使用3相，則不使用的PWM4就必需接地。 下圖為RT vs. Master Clock的曲線圖，RT的阻值越大，Master Clock則越小。,22,Master Clock Frequency vs. RT,23,Soft Start :其功能是為了保證當PWRGD信號發給系統時，輸出電壓Vout已達到VID所規定的電壓。在上電時輸出電壓的上昇時間通過在Delay Pin並接一
13、顆電阻和電容到GND來決定。當UVLO和EN為Low時，Delay Pin在內部被接地，當UVLO達到一定值並且EN為High時，ADP3180內部一個20A的電流源對Delay Pin的電容進行充電，輸出電壓隨著Delay Pin電壓而上昇，這樣就限制峰湧電流。當PWRGD上昇到一定電壓時，Soft Start Cycle停止並且Delay Pin被Pull High到3V。 反饋網絡：主要有兩個部分組成ZFB和ZIN (如下圖所示)，其中ZFB有C1、C2和R2組成，ZIN有R1、R2和C3組成。ZFB連接在COMP和FB之間，Comp為Error Amplifier的輸出端，FB為Err
14、or Amplifier的反相輸入端，其作用是消除運放自身的誤差。ZIN連接在Vout與FB之間，其作用是把Vout反饋到Error Amplifer 的反相輸入端FB再與Error Amplifer的正相輸入端REF做比較，來對Vout的變化做相應的調整。,24,Voltage Mode Buck Converter Compensation Design,25,電流限制、Latch-Off和短路保護： ADP3180可以設定它的過電流上限值，它通過在ILimit Pin串接一顆電阻到GND來實現。在ADP3180中內部集成一個的名叫Current Sense Amplifier （CSA）
15、的模塊，CSA在ADP3180外部的信號有三個分別是CSREF、CSSUM和CSCOMP，CSREF連接到Vcore，CSSUM則是各個Phase電流的總和，CSCOMP是CSA的輸出它和CSSUM構成一個反饋網絡主要用於消除CSA本身的誤差。當CSA偵測的電流達到它設定的過電流上限時，DELAY Pin的3V Pull Up電壓被斷開，此Pin外接的電容將會對與它並連的電阻進放電。此時，ADP3180內部的比較器會對Delay Pin的電壓進行監控，當Delay Pin的電壓降到1.8V以下時，控制器就會被關閉。Delay Pin的電壓由3V降到1.8V的這段時間我們稱為Latch-Off
16、Delay Time，這個時間大小是由RC的大小來決定的。由於在Latch-Off Delay Time這段時間裡控制器還在繼續工作，如果此時短路現象被恢復，控制器又能恢復到正常工作狀態。,26,多相電源的電流平配：在開始講解多相電源的平衡術前，先講解多相電源的工作及配合情況，先看下面的幾張圖：,圖（A）,27,圖（B）,圖（C）,28,上圖（A）為四相電源的Gate極波形圖，圖（B）為三相電源的PWM1與PWM2的波形圖，圖（C）為三相電源的PWM1與PWM3的波形圖。在ADP3180內部有一振蕩器，並有一個RT信號來決定振蕩頻率，那麼每一相的工作頻率均相同，並且直接由振蕩器來決定，那麼由誰來決定脈衝的佔空比呢？當然是由電壓反饋輸入的誤差放大器來決定，講到這裡整個PWM控制似乎已很完美了，但因為是多相電源的配合工作，各相的配合過程仍然是一個關鍵的技術環節，並且各相的電流分配必須是平衡的，否則，若某一相電流過大，超出一定範圍並長期工作，則該相電源將會崩
