《性设计与故障诊断实验指导书(新)讲解》由会员分享，可在线阅读，更多相关《性设计与故障诊断实验指导书(新)讲解（27页珍藏版）》请在金锄头文库上搜索。
1、可测性设计与故障诊断实验指导书颜学龙 黄新 编桂林电子工业学院2005年9月目 录第一章 实验开发板概述21.1 开发板简介21.2 开发板特点2第二章 实验开发板系统组成42.1 系统结构框图42.2 系统接口定义52.3 通用电路简介92.4 系统软硬件组成14第三章 实验开发板使用143.1 系统连接143.3系统资源使用153.4PC机系统配置要求153.5软件安装15第四章 实验指导16实验一 组合逻辑电路测试矢量生成及测试验证（设计性实验）16实验二 边界扫描测试技术的应用 20实验三 逻辑分析仪的综合应用（综合性实验） 22*实验四 特征分析仪应用 25第一章 实验开发板概述1.
2、1开发板简介可测性设计与故障诊断实验开发板为电子工程系CAT研究室根据可测性设计与故障诊断课程开课以来的教学、实验经验及科研成果，自行设计开发的实验板，该开发板主要由边界扫描测试系统模块、51单片机数据采集系统模块、毛刺捕捉电路模块、边界扫模被测电路模块、开关输入电路模块、故障输入模块、输出指示模块以及TTL逻辑门模块组成。该开发板USB接口主要实现PC机与边界扫模测试系统的通信。51单片机数据采集系统采用外部E2PROM存储器存储应用程序。1.2 开发板特点该实验开发板可完成该课程的三个实验项目：组合逻辑电路测试矢量生成及测试验证、边界扫描测试技术的应用和逻辑分析仪的综合应用，具有灵活的扩展
3、性。（1）利用D算法软件对自行设计的组合电路设置的故障，生成相应的测试矢量，而实验开发板上TTL逻辑门模块提供有基本的逻辑门，利用这些逻辑门可以自由搭建相应的组合电路对生成的测试矢量进行验证；（2）用TI SCAN边界扫描教学软件加深对边界扫描测试技术的理解后，利用实验开发板上的边界扫模测试系统可对开发板上的被测电路进行测试，也可通过TAP口对外部的被测电路进行测试。该实验项目结合了CAT研究室的边界扫描测试研究成果，具有较深远的意义。 还可以完成对CLUSTER的边界扫描测试，而CLUSTER的逻辑功能可以利用逻辑门模块自行设计。（3）利用逻辑分析仪对开发板上的51单片机数据采集模块利用状态
4、分析进行程序跟踪和故障检测，或者利用定时分析获取8279或ADC0809的工作时序；对毛刺捕捉电路模块进行定时分析捕捉输入信号的毛刺。51单片机数据采集模块本身可以完成三路电压采集，具有外部键盘显示电路接口，通过该模块可独立完成8279键盘/显示实验，数据采集实验，通过该模块可以掌握MCS51单片机外部程序存储器运行方式，通过该模块可以掌握如何利用逻辑分析仪进行数字电路的调试。（4）为外部程序存储器提供了两种方式下载，其一是利用PC机串口和51单片机的监控程序完成下载功能；其二是利用USB单片机完成下载功能。（5）可通过跳线设置然后加载测试程序完成对E2PROM的测试。（6）为FPGA提供了两
5、种程序配置方式。第二章 实验开发板系统组成2.1 系统结构框图图1 系统结构框图2.2 系统接口定义（1）电源接口该实验开发板提供有三种方式电源接口：外接6V12V直流电源供电，通过JPOWER连接，由整流桥进行极性变换，再由7805稳压后给系统提供电源；直接由J1接入5V直流电源；通过短接J2，由USB提供5V电源。（2）TAP接口该接口主要用于测试外部被测电路，为了将被测电路的扫描链路串成一条链，这里的TDI接被测电路的TDO，这里的TDO接被测电路的TDI。图2 TAP接口（3）边界扫描下载接口 该实验板有两块芯片本身具有边界扫描功能，分别为10万门的FPGA芯片 XC2S100-5TQ
6、144和FLASH配置存储器XCF01S，它们都有JTAG接口，这里并不使用其JTAG接口进行边界扫描测试，而是利用JTAG接口进行程序下载。本实验板只对XCF01S利用边界扫描方式进行程序下载，该接口是和PC机的并口下载电缆进行连接。图3 边界扫描下载接口（4）从串模式下载接口图4 从串模式下载接口（5）键盘/显示接口该接口用来连接Dais公司生产的通用键盘显示板，该电路板是利用8279键盘/显示接口芯片进行键盘和LED显示的管理。图5 键盘/显示接口 （6）测试接口 该接口主要为逻辑分析仪提供测试点，具体接口定义如下，包含以下几个部分，数据总线DB07，地址锁存允许线ALE，读信号线RD，
7、写信号线WR，外部取指信号线PSEN，ADC0809片选线CS0809，8279片选线CS8279，J5接口：A0A10：存储器地址总线。：28C16存储器写允许信号。ALE：51单片机地址锁存允许信号。：51单片机外部取指信号：ADC0809片选信号，固定接P2.7。：8279片选信号固定接P2.6。：51单片机读信号。：51单片机写信号。CLOCK：ADC0809时钟输入信号，为51单片机ALE信号的2分频信号。EOC：ADC0809转换结束信号，固定接P3.4。图6 J5测试接口J6接口：DB0DB7：数据总线，该开发板的USB单片机，51单片机，ADC0809，8279都共用数据总线。
8、SCLK：单片机时钟信号。下面的信号线为毛刺捕捉电路的相关信号线。Q1：第一级D触发器的输出信号。：第一级D触发器的反相输出信号。Q2：第二级D触发器的输出信号。：第二级D触发器的反相输出信号。INPUT1：毛刺捕捉电路输入信号。INPUT2：毛刺捕捉电路输入信号。CLK：毛刺捕捉电路同步时钟，为51单片机ALE信号的4分频信号。图7 J6测试接口（6）开关跳线设置电源跳线J2J2短接后，开发板使用USB接口供电。TMS选择跳线JTMS：选择板上扫描链 ：选择外部扫描链存储器信号选择挑选JPWR：51单片机提供信号 ：USB单片机提供信号存储器信号选择挑选JPRD：单片机的提供信号 ：单片机提
9、供信号配置模式设置S2M2M1M0：X00：主串模式，FPGA通过串行接口从配置存储器下载程序；X01：边界扫描模式，PC机通过JTAG接口下载程序到FPGA；X11：从串模式，PC机通过串行接口下载程序到FPGA按钮/开关SRST：USB单片机复位按钮；SRST_2：51单片机复位按钮；SG：触发USB单片机产生两路模拟的毛刺信号；FS：毛刺捕捉电路正常和锁定模式，处于正常模式，实现时序电路的功能，处于锁定模式，完成毛刺的捕捉功能。程序存储器选择SWM：选择外部程序存储器 ：选择内部程序存储器故障设置SW1SW4，F1F3SW1SW4：为51单片机数据采集系统模块故障设置开关；F1F3：为边
10、界扫描被测电路故障设置开关。SW1：DB0呆滞为1 ：DB0无故障 ：DB0呆滞为0SW2：DB1和DB2无故障 ：DB1和DB2桥接故障SW3：A5和A6无故障 ：A5和A6桥接故障SW4：A2呆滞为1 ：A2无故障 ：A2呆滞为0F1：6D和7D无故障 ：6D和7D桥接故障F2：U26-TDI开路故障 ：U26-TDI无故障F3：8D呆滞为0 ：8D无故障 ：8D呆滞为1开关输入电路K1K8：输入0电平 ：输入1电平故障输入电路K9K12K9K10：无故障 ：呆滞1故障K11K12：无故障 ：呆滞0故障2.3 通用电路简介（1）开关输入电路实验开发板上有8只开关K1K8与之相应的K1K8引
11、线为逻辑电平输出端。开关向上拨相应插孔输出低电平“0”，向下拨相应插孔输出高电平“1”。且均有LED发光二极管指示电平，LED亮为高电平。 图8 开关输入电路（2）输出指示电路实验开发板装有8只发光二极管。如图所示L1L8为相应发光二极管驱动信号输入端，该输入端为高电平“1”时发光二极管亮。图9 输出指示电缆路（3）故障输入电路故障输入电路为两组呆滞1故障和呆滞0故障，连接时，A端接输入线，B端接输出线，如下图的图（b）所示，可见电路两线之间如果存在呆滞1故障，那么同时该线处于断开状态，如图（c），如果Q输出为“0”，在D输入端不能得到呆滞1的故障模拟，同时，如果设为呆滞0故障，这种连接方式极
12、易损坏器件，因为若Q的输出为“1”，而故障的设置使得线要保持为“0”，这样将产生较大电流损坏器件。如图（d）连接，对呆滞0和呆滞1故障，输入端D都处于悬浮状态，不能准确地模拟故障。 图10 故障输入电路（4）ADC0809电路ADC0809与51单片机的连接如图所示，所有信号线均已连接，根据连接图ADC0809的读数只能采用查询方式或延时等待方式。模拟通道只接有IN0IN2，通道地址ADDCADDA由74AS573锁存。其中数据总线DB7DB0，通道地址ADDCADDA，CLOCK，EOC，均引出测试点。图11 ADC0809电路（5）边界扫描被测电路BY16373为带有边界扫描单元的16D锁存器，BY16244为带有边界扫描单元的16路输入缓冲器，这两个器件均为电子工程系CAT研究室自行设计的世界领先的带有边界扫描功能的器件。SW5为8位拨码开关。该电路在8244输入端和输出端都加有LED指示管脚电平状态。电路共设有四个故障，F1：桥接故障，F2：边界扫描链开路故障，F3：呆滞1和呆滞0故障，U19和U20互连中U19-1D和U20-1Y1断开，这里U19-1D，U20-1Y1，U20-1Y2，U20-1Y3均已
