《计算机组成原理复习资料大全教材》由会员分享，可在线阅读，更多相关《计算机组成原理复习资料大全教材（29页珍藏版）》请在金锄头文库上搜索。
1、Chapter1 计算机系统概述一、 计算机发展历程第一代1946-1957数据处理机 第二代1958-1964工业控制机 第三代1965-1971中小型计算机 第四代1972-1990微型计算机 第五代 单片计算机二、 计算机系统层次结构冯诺依曼机的主要设计思想：采用存储程序的方式，编制好的程序和数据放在同意存储器中，计算机可以再无人干预的情况下自动完成逐条取出指令和执行指令的任务；在机器内部，指令和数据均以二进制码表示，指令在存储器中按执行顺序存放。(存储程序并按地址顺序执行)五层结构：5高级语言级-编译程序4汇编语言级-汇编程序3操作系统级-操作系统2一般机器级-微程序1逻辑电路级-硬件
2、执行1 计算机硬件的基本组成运算器“算盘”、存储器“记忆”、控制器“发号施令”、适配器“转换器”、总线和输入/输出设备。存储程序并按地址顺序执行（冯诺依曼计算机工作原理）2计算机软件的分类各种服务性程序语言类程序操作系统数据库管理系统3计算机的工作过程收集信息、处理与存储信息、输出信息三、 计算机的性能指标 吞吐量：表征一台计算机在某一时间间隔内能够处理的信息量 响应时间：表征从输入有效到系统产生响应之间的时间度量，用时间单位来度量 主频：CPU的工作节拍受主时钟控制，主时钟不断产生固定频率的时钟，主时钟的频率f叫CPU的主频CPU时钟周期：主频的倒数称为CPU时钟周期T，T=1/fCPI：表
3、示每条指令的周期数，即执行一条指令所需的平均时钟周期数。CPI=执行某段程序所需的CPU时钟周期数/程序包含的指令条数CPU执行时间：表示CPU执行一般程序所占用的CPU时间。CPU执行时间=CPU时钟周期数*CPU时钟周期MIPS：每秒百万指令数，即单位时间内执行的指令数。MIPS=指令数/（程序执行时间*106）MFLOPS：每秒百万次浮点操作次数，用来衡量机器浮点操作的性能。MFLOPS=程序中的浮点操作次数/（程序执行时间*106）Chapter2数据的表示和运算一、 数制和编码1进位计数值及其相互转换2真值和机器数原码与补码互相转换“正数不变，负数取反+1” 移码1+0- 符号位，数
4、位5校验码奇偶校验，只能检测出奇数个错误奇数1奇C=0，偶数1时偶C=0二、 定点数的表示和运算1定点数的表示2 定点数的运算加：X补+Y补=X+Y补 减：X-Y补=X补+-Y补 除：恢复余数法&加减交替法数的字长大于绝对值的现象叫做溢出。两种检测方法：第一种采用双符号位法“变形补码”00正11负01正溢出10负溢出。另一种方法是单符号位法三、 浮点数的表示和运算1 浮点数的表示32位范围10-381038基数因数.尾数。32位1符号8阶码。 N=Re.M，E是阶码，e=E-1272 浮点数的加减运算10操作数检查2比较阶码大小完成对阶：小阶向大阶看齐尾数右移，阶码双符号位，尾数单符号位3尾数
5、求和运算4结果规格化5舍入处理6溢出处理Chapter3 内部存储器一、 存储器的分类 分类方法：存储介质：半导体存储器和磁表面存储器存取方式：随机存储器和顺序存储器存储内容可变性：RAM和ROM信息易失性：易失性存储器&非系统中的作用：内部存储器和外部存储器；主存储器、高速缓冲存储器、辅助存储器、控制存储器。二、 存储器的层次化结构1高速缓冲存储器（cache）、主存储器、外存储器2主存储器的技术指标 存储容量：指一个存储器中可以容纳的存储单元总数（1字节8位） 存取时间：又称存取访问时间，是指一次读操作命令发出到该操作完成，将数据读出到数据总线上所经历的时间。 存储周期：指连续启动两次读操
6、作所需间隔的最小时间。/ns 存储器带宽：单位时间里存储器所存取的信息量。位/s、字节/s 存取时间、存储周期、存储器带宽三个概念反应了主存的速度指标三、 半导体随机存取存储器1SRAM存储器的工作原理 用一个锁存器作为存储元。只要直流供电电源一直夹在这个记忆电路上，它就无限期地保持记忆的1状态或0状态。如果电源断电，那么存储的数据（1或0）就会丢失。2DRAM存储器的工作原理 读写周期、刷新周期、集中式刷新、异步式刷新SRAM存储器的存储元是一个触发器，它具有两个稳定的状态。而DRAM存储器的存储元是由一个MOS晶体管和电容器促成的记忆电路。SRAM的优点是存取速度快，但存储容量不如DRAM
7、大。二者的优点是体积小，可靠性高，价格低廉，缺点是断电后不能保存信息。只读存储器和闪存存储器正好弥补了它们的缺点，即使断电也仍然保存原先写入的数据。特别是闪存存储器能提供高性能、低功耗、高可靠性以及移动性。四、 只读存储器 只读的意思是在它工作时只能读出，不能写入。然而其中存储的原始数据，必须在它工作以前写入。ROM分掩模ROM和可编程ROM两类，后者又分为一次性变成的PROM和多次变成的EPROM和E2PROM。 掩模ROM实际上是一个存储内容固定的ROM，由生产厂家提供产品。 EPROM叫做光擦除可编程可读存储器。E2PROM也写成EEPROM，叫做电擦除可编程只读存储器。 FLASH存储
8、器也翻译成闪存存储器，它是高密度非易失性的读写存储器。基本操作：编程读取擦除五、 主存储器与CPU的连接六、 双口RAM和多模块存储器 双端口存储器和多体交叉存储器，前者采用空间并行技术，后者采用时间并行技术。 当两个端口的地址不相同时，在两个端口上进行读写操作，一定不会发生冲突。 当两个端口同时存取存储器同一存储单元时，便发生读写冲突。七、 高速缓冲存储器（Cache）命中率：Nc表示cache完成存取的总次数，Nm表示主存完 、成存取的总次数，h定义命中率，则h=Nc/(Nc+Nm) tc表示命中时的cache访问时间，tm表示未命中时的主存访问时间，1-h表示未命中率，则cache/主存
9、系统的平均访问时间ta=htc+(1-h)tm 设r=tm/tc表示主存慢于cache的倍率，e表示访问效率，则有e=tc/ta=1/(r+(1-r)h)1 程序访问的局部性程序的局部性原理，即程序的地址访问流有很强的时序相关性，未来的访问模式与最近已发生的访问模式相似。根据这一局部性原理，把主存储器中访问概率最高的内容存放在Cache中，当CPU需要读取数据时就首先在Cache中查找是否有所需内容，如果有则直接从Cache中读取；若没有再从主存中读取该数据，然后同时送往CPU和Cache。2Cache的基本工作原理当CPU读取主存中一个字时，便发出此字的内存地址到cache和主存。此时cac
10、he控制逻辑依据地址判断此字当前是否在cache中：若是，此字立即传送给CPU；若非，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块读出送到cache中。分配给cache的地址存放在一个相联存储器CAM中，它是按内容寻址的存储器。3Cache和主存之间的映射方式全相联映射方式直接映射方式组相联映射方式4Cache中主存块的替换算法最不经常使用LFU算法近期最少使用LRU算法随即替换5Cache写策略写回法：当CPU写cache命中时，只修改cache的内容，而不立即写入主存；只有当此行被换出时才写回主存。全写法：当写cache命中时，cache与主存同时发生写修改
11、，因而较好地维护了cache与主存内容的一致性。写一次法：写命中与写未命中的处理方法与写回法基本相同，只是第一次写命中时要同时写入主存。Chapter4 指令系统一、 指令格式 指令是计算机执行的某种操作的命令。 一台计算机所有机器指令的集合，成为这台计算机的指令系统。基本原则 四个特性1 指令的基本格式指令格式是指令字用二进制代码表示的结构形式，通常由操作码字段和地址码字段组成。操作码字段表征指令的操作特性与功能，而地址码字段通常指定参与操作的操作数地址。2 定长操作码指令格式指令格式的分析二、 指令的寻址方式当采用地址指定方式时，形成操作数或指令地址的方式，称为寻址方式。1 有效地址的概念
12、有效地址EA是一16位无符号数，表示操作数所在单元到段首的距离即逻辑地址的偏移地址。 当操作数是存放在存储器中时，存储器的存储单元的物理地址有两部分组成。一部分是偏移地址；一部分是段地址。在8086/8088的各种寻址方式中，寻找存储单元所需的偏移地址可由各种成分组成，称为有效地址，用EA表示。可以通过存储器寻址方式获得有效地址.2 数据寻址和指令寻址形成指令地址的方式，称为指令寻址方式。形成操作数地址的方式，称为数据寻址方式。3 常见的寻址方式指令的寻址方式：顺序寻址方式、跳跃寻址方式。 操作数基本寻址方式：隐含寻址、立即寻址、直接寻址EA=A、间接寻址EA=(A)、寄存器寻址EA=R、寄存
13、器间接寻址RA=(R)、偏移寻址EA=A+(R)、段寻址方式、堆栈寻址三、 CISC和RISC的基本概念 CISC复杂指令系统计算机 RISC精简指令系统计算机 RISC特点：选取使用频率最高的一些简单指令，指令条数少；指令长度固定，指令格式种类少，寻址方式种类少；只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。 CISC特点：指令心疼复杂庞大，指令数目一般多达2、3百条；寻址方式多；指令格式多；指令字长不固定；可访问指令不加限制；各种指令使用频率相差很大；各种指令执行时间相差很大。Chapter5 中央处理器（CPU）一、 CPU的功能和基本结构 功能：指令控制、操作控制、时
14、间控制、数据加工 组成：运算器、cache、控制器二、 指令执行过程取指令、分析指令、执行指令取指令的任务是:根据程序计数器PC中的值从程序存储器读出现行指令,送到指令寄存器. 分析指令阶段的任务是:将指令寄存器中的指令操作码取出后进行译码,分析其指令性质。计算机执行程序的过程实际上就是逐条指令地重复上述操作过程,直至遇到停机指令可循环等待指令。三、 数据通路的功能和基本结构数据通路：数据在功能部件之间传送的路径称为数据通路。运算器与各寄存器之间的传送路径就是中央处理器内部数据通路。“数据通路”描述了信息从什么地方开始，中间经过哪个寄存器或多路开关，最后传送到哪个寄存器，都要加以控制。 建立数
15、据通路的任务，是由“操作控制部件”来完成。数据通路的功能是实现CPU内部的运算器和寄存器以及寄存器之间的数据交换。数据通路的基本结构主要有两种方式：CPU内部总线方式：将所有的寄存器的输入端和输出端都连接到一条或多条公共的通路上，这种结构比较简单，但是数据传输存在较多的冲突现象，性能较低，如果连接各部件的总线只有一条，则称单总线结构；如果CPU中有两条或更多的总线，则构成双总线结构和多总线结构。在双总线或多总线结构中，数据的传递可以同时进行。专用数据通路方式（不采用CPU内部总线方式）：根据指令执行过程中的数据和地址的流动放心安排连接线路，避免使用共享的总线，性能比较高，但硬件量大。四、 控制器的功能和工作原理1 硬布线控制器由门电路和触发器构成的复杂属性逻辑网络2 微程序控制器主要由控制存储器、微指令寄存器和地址转移逻辑三大部分组成。其中微指令寄存器分微地址寄存器和微命令寄存器两部分。微命令：控制部件通过控制线想执行部件发出各种控制命令。微指令：在机器一个CPU
