《数字逻辑第3 章组合逻辑电路讲解》由会员分享，可在线阅读，更多相关《数字逻辑第3 章组合逻辑电路讲解（116页珍藏版）》请在金锄头文库上搜索。
1、第 3 章 组合逻辑电路,3.1 逻辑门电路 3.2 组合逻辑电路的基本概念 3.3 组合逻辑电路的分析 3.4 组合逻辑电路的设计 3.5 常用组合逻辑集成电路,3.1 逻辑门电路,逻辑门电路的发展 两大类晶体管 双极结型晶体管DTL、TTL、ECL MOS 晶体管NMOS、PMOS、CMOS,根据电路集成度规模分类,3.1.1 逻辑电平与正、负逻辑,1. 逻辑电平 在数字电路中，用逻辑电平来表示逻辑变量的逻辑状态0和1。逻辑电平有高电平（H）和低电平（L）之分，高电平表示一种状态，而低电平则表示另一种不同的状态，它们表示的都是一定的电压范围，而不是一个固定不变的值。例如在TTL电路中，常常
2、规定标准高电平VH=3.6V，标准低电平为VL=0.2V。,图 3-1 TTL逻辑电平的电压范围,2. 正逻辑和负逻辑,正逻辑和负逻辑是对逻辑1和逻辑0所表示的逻辑电平的一种约定。用高电平表示逻辑1，用低电平表示逻辑0，这是正逻辑；反之，如果用高电平表示逻辑0，用低电平表示逻辑1，就是负逻辑。,对于同一电路，可以采用正逻辑，也可以采用负逻辑。正逻辑和负逻辑的规定不涉及逻辑电路本身的结构与性能好坏，但不同的规定可以使同一电路具有不同的逻辑功能。可以运用反演规则实现正、负逻辑的相互转换。一个正逻辑与门输入为A、B，输出 ，运用反演规则有 ，即正逻辑与门等价于负逻辑或门。 在本教材中，若无特殊说明，
3、约定按正逻辑讨论问题，所有门电路的符号均按正逻辑表示。,3.1.2 半导体器件的开关特性,在数字电路中，经常将半导体二极管、三极管和MOS管作为开关元件使用，它们在电路中的工作状态有时导通，有时截止，并能在信号的控制下进行两种状态的转换。一个理想的开关，接通时阻抗应为零，断开时阻抗应为无穷大，而这两种状态之间的转换应该是瞬间完成的。但实际上这两种状态之间的转换需要时间，转换时间的长短反映了该器件开关速度的快慢。,1. 半导体二极管的开关特性,在数字电路中，二极管可以等效成一个单向导电的开关。当正极与负极之间的电压差达到某个导通阈值（一般锗管约0.1V，硅管约0.5V）后，二极管内可以流过很大的
4、电流，此为二极管的导通状态。在导通状态下二极管的电阻很小，几乎可以等效为一个接通的开关。尽管在导通状态下流过二极管的电流可以继续增大，但是二极管两端的电压几乎维持在导通阈值电压附近不变（这是二极管的钳位作用)。,当二极管正极与负极之间的电压差低于其导通阈值时，二极管呈现很大的电阻，流过二极管的电流极小，此为二极管的截止状态，可以等效为二极管两端断开。 二极管由反向截止转换为正向导通所需的时间，一般称为开启时间。因为二极管正向导通时电阻很小，与二极管内PN 结等效电容并联之后，电容作用不明显，所以转换时间很短，一般可以忽略不计。二极管由正向导通转换为反向截止所需的时间，一般称为关断时间。二极管反
5、向截止时电阻很大，PN 结等效电容作用明显，充放电时间长，一般开关管的关断时间大约是几纳秒。,利用二极管的单向导电开关特性，可以用它构成逻辑门。图3-3、3-4分别给出了二极管构成的与门与或门的电路图。 图3-3 二极管构成的与门 图 3-4 二极管构成的或门,2. 半导体三极管的开关特性,半导体三极管具有三个电极，如图3-5(a)所示，分别是基极(b)、发射极(e)和集电极(c)。在数字电路中，半导体三极管总是工作在两个开关状态：饱和导通状态和截止状态，应该避免放大状态的出现。 三极管进入饱和导通状态的条件就是基极与发射极之间的电压差到达二极管的导通阈值（0.7V左右）。三极管进入截止状态的
6、条件是基极与发射极之间的二极管截止。,对于图3-5（a）的电路，当输入电压Vi为高电平，三极管进入饱和导通，输出为低电平（Vce近似为0）。 当输入电压Vi为低电平时，基极与发射极间二极管截止，此时三极管处于截止状态，输出为高电平（Vce接近为+5V）。 三极管开关电路就是一个“非”门，又称为反相器，其输出的电压特性如图3-5（b）所示。,3.1.3 TTL与非逻辑门,1、TTL与非门电路组成 图3-6为TTL与非门典型电路，它由输入级、中间级和输出级三部分组成。 VT 1是一个多发射极三极管，其等效电路如右下图，在功能上可以粗略的等效为一个与门。 中间级起放大作用，输出级起反相作用。,图3-
7、6 TTL 与非门,2、TTL与非门电路工作原理,当输入A、B为高电平时，VT1工作在倒置状态（发射极与集电极颠倒起来使用），其集电极为高电平，即VT2基极电位为高电平，则VT2由于基极电位很高而进入饱和导通状态，此时VT2的集电极与发射极之间接近短路，VT2发射极由于钳位作用维持在比其基极低0.7V的电位上。由于此电位就是VT5的基极电位，它仍然很高，导致VT5进入饱和导通，所以输出F点的电位接近0V，即输出低电平。此时由于VT2饱和导通，VT4的基极与VT5的基极电位接近，但是由于VT4发射极串联了二极管VD3，至少要达到两个导通阈值（即1.4V） 时才能导通，而VT5的基极电位由于钳位作
8、用维持在0.7V左右，故VT4截止。,当两个输入中至少一个为低电平时，VT1的基极通过电阻R1接在+5V上，VT1饱和导通，则VT2的基极电位为低电平，VT2进入截止状态。此时VT2的集电极与发射极之间近似开路，导致流过R2、R3的电流近似为0，这样在两个电阻上几乎没有压降，所以VT5的基极电位接近0V，导致VT5截止。而VT4基极通过R2接到+5V，导致VT4饱和导通。因为输出端空载，流过 VT4和VD3的仅是VT5的漏电流，其值很小，则输出F点电位近似为+3.6V（5V-0.7V-0.7V=3.6V），输出为高电平。 综上所述，整个电路实现了“与非”关系，即 。,3、TTL逻辑门的外特性,
9、主要特征参数： （1）标称逻辑电平 门电路的逻辑功能是通过指定低电平表示“0”、高电平表示“1”来实现的。这种表示逻辑值“0”和“1”的理想电平值称为标称逻辑电平，其值分别为0V、5V。 （2）输出高电平VOH与输出低电平VOL 与非门至少有一个输入端接低电平时的输出电平称为输出高电平，记作VOH。VOH的典型值是3.6V，产品规范值为VOH2.4V，标准高电平VSH=2.4V。 与非门输入全为高电平时的输出电平称为输出低电平，记作VOL。VOL的典型值是0.3V，产品规范值为VOL0.4V，标准低电平VSL=0.4V。,（3）开门电平VON与关门电平VOFF 与非门在额定负载下输出达到标准低
10、电平VSL时，允许输入的高电平的最小值称为开门电平VON。只有输入电平大于VON，与非门才进入开门状态，输出低电平。即开门电平VON是为使与非门进入开通状态所需要输入的最低电平。VON的典型值为1.5V，产品规范值为VON1.8V。当输入高电平受负向干扰而降低时，只要不小于开门电平VON，输出仍然保持低电平。所以开门电平愈小，表明电路抗负向干扰能力愈强。,与非门输出空载时，使输出电平达到标准高电平VSH的输入电平称为关门电平VOFF，它表示使与非门关断所允许的最大输入电平。VOFF 的典型值为1V，产品规范值VOFF0.8V。当输入低电平受正向干扰而增加时，只要不大于关门电平VOFF，输出仍能
11、保持高电平。所以关门电平愈大，表明电路抗正向干扰能力愈强。 （4）扇出系数NO 扇出系数是指一个与非门输出端连接同类门的最多个数，它表示与非门的带负载能力。对TTL与非门，NO 8。,3.1.4 OC门和TS门,由于数字电路系统的需要，有时要将多个逻辑电路的输出连接在一起，形成一个总线结构。但前面所述的使用推拉输出结构的逻辑门无论出于开态还是关态，输出都呈现低阻抗，则在总线结构下，当两个输出电平不同时，不仅无法确定此时的输出逻辑电平，还会有一个很大的电流流过两个门的输出级，造成负载电流过大而烧毁芯片。集电极开路输出门（OC门）和三态输出门（TS门）正好可以解决这个问题。,1、集电极开路门,集电
12、极开路 （Open Collector）门，简称OC 门，是指这种门的输出级为集电极开路结构。OC 门可以是与非门，也可以是与门、或门等完成各种逻辑功能的门。 图3-10分别给出了集电极开路与非门的电路结构及其逻辑符号。,OC与非门与普通与非门电路的差别仅在于三极管VT5的集电极是开路的，这就把一般TTL门电路的推拉式输出级改为三极管集电极开路输出。由于内部并没有集电极负载，使用时必须在电源和输出端之间外接一个适当的上拉负载电阻RL，从而保证即使输出低电平也不会因负载电流过大而烧毁芯片。 下面给出了OC门的一些应用。,图3-11 OC门实现线与 图3-12 OC门作电平转换器,3-13 OC门
13、作驱动器,2、三态输出门（TS门）,三态输出门（Three-State Logic ），简称TS门或三态门。三态门有三个输出状态，除了高电平状态和低电平状态外，还有一个高阻抗输出状态。图3-14为三态与非门的典型电路及逻辑符号，它是在普通与非门的基础上增加了控制端和控制电路（图中虚框中）而构成的。,图3-14 三态与非门电路和逻辑符号,上面两个电路的使能端工作电平相反：一个是高电平，一个是低电平，使能端符号不同。,三态门的基本用途就是能够实现用一根导线轮流传输几个不同的数据或控制信号。通常将接受多个门的输出信号的线称为总线。,3-15 三态门构成的单向总线 图3-16 三态门构成的双向总线,需
14、要指出：三态门的输出可以并接，形成总线，但它与OC 门并接获得线与逻辑是不同的，因这里总线输出是按序进行的。换句话说，三态门的使能信号需要编程，保证不会有两个或两个以上的三态门同时输出信号。另外，由于三态门不需外接负载电阻，工作速度快，所以可以将多个三态门的输出端并接。,3.2 组合逻辑电路的基本概念,如果逻辑电路在任何时刻产生的稳定输出“0”或“1”仅仅取决于该时刻各个输入端的取值组合，而与过去的输入端取值无关，则称该电路是组合逻辑电路。,图3-17 组合逻辑电路结构,组合逻辑电路由门电路构成。 组合逻辑电路中没有反馈回路，A1，A2， ，An输入的取值组合通过逻辑电路进行逻辑运算，在输出端
15、产生输出值。,3.3 组合逻辑电路的分析,组合逻辑电路的分析是根据给定的组合逻辑电路，找出输入值与输出值之间的逻辑关系。也就是，当输入“0”或“1”确定以后，经过逻辑电路运算，它的输出值是什么。当输入值“0”或“1”变化后，它的输出值又是什么。因此，通过对组合逻辑电路的分析，能够得到该组合逻辑电路的功能。,3.3.1 组合逻辑电路的分析方法,( 1 ) 根据组合逻辑电路图，写出输出逻辑函数表达式 ( 2 ) 化简输出逻辑函数表达式 ( 3 ) 列出输出逻辑函数真值表 ( 4 ) 逻辑功能评述,3.3.2 组合逻辑电路的分析举例,例 3-1 分析图3-18所示的组合逻辑电路，叙述它的逻辑功能。,
16、图3-18 例3-1的组合逻辑电路,解：第1步，写出输出逻辑函数表达式。该逻辑电路有3层，第三层的输出为P1，第二层的输出为P2、P3和P4，第一层为F。在这里是从第三层开始写出表达式并且把它们代入到后面的第二层P2、P3、P4和第一层F中。各层的表达式如下： P1 = P2 = A P1 P3 = B P1 P4 = C P1 F( A, B, C) = = 第2步，化简逻辑函数表达式 F( A, B, C ) = = = A B C +,第3步，列出组合逻辑电路的真值表，如表3-1所示。该逻辑函数有三个变量，A、B和C，共有23个输入值的组合。把真值表中每一行的输入值代入到F（A，B，C）= A B C + 中，计算出F的值，填入到真值表右边的F中。 表3-1 例3-1的组合逻辑电路的真值表,第4步，逻辑功能评述。从表3-1中可以看出，图3-18的组合逻辑电路输入变量A、B和C的取值全为“0”或者全为“1”时，逻辑电路输出F的值
