《一种高效率降压型dc-dc变换器的设计》由会员分享，可在线阅读，更多相关《一种高效率降压型dc-dc变换器的设计（149页珍藏版）》请在金锄头文库上搜索。
1、 电子科技大学UNIVERSITY OF ELECTRONIC SCIENCE AND TECHNOLOGY OF CHINA硕士学位论文MASTER THESIS （电子科技大学图标）论文题目 一种高效率降压型 DC-DC变换器的设计学科专业 电子科学与技术学号 201121036032作者姓名 王金川指导教师 石玉 教授 分类号密级注 1UDC学位论文一种高效率降压型 DC-DC变换器的设计（题名和副题名）王金川（作者姓名）指导教师石玉 教 授 电子科技大学 成 都 （姓名、职称、单位名称）申请学位级别硕士学科专业电子科学与技术提交论文日期 2014.04.02论文答辩日期 2014.05
2、.27学位授予单位和日期电子科技大学答辩委员会主席2014年 6月 27日评阅人注 1：注明国际十进分类法 UDC的类号。 DESIGN OF A HIGH EFFICIENCY STEP-DOWNDC-DC CONVERTERA Master Thesis Submitted toUniversity of Electronic Science and Technology of ChinaMajor:Author:Advisor:Electronics Science and Technology Wang JinchuanProfessor Shi YuSchool: School of
3、 Microelectronics and Solid-State Electronics 独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。作者签名：日期：年月日关于论文使用授权的说明本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅和借阅。本
4、人授权电子科技大学可以将学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。（保密的学位论文在解密后应遵守此规定）作者签名：导师签名：日期：年月日 摘要摘要随着近些年来便携式电子产品的爆发式增长，与其直接相关的电源管理芯片的市场也得到了高速成长，对电源管理芯片的要求也越来越高，包括更高的效率、更低的功耗及更高的可靠性等。本文正是针对目前电源管理芯片技术发展的要求，分析并设计了一款高效率同步整流降压型 DC-DC变换器。本文首先介绍了降压型 DC-DC的拓扑结构和基本工作原理，详细阐述了三种经典的 DC-DC变换器的控制模式的优缺点。为提高芯片效
5、率，引入同步整流技术，介绍了同步整流技术的原理及存在的问题。又进一步详细分析 DC-DC变换器的损耗产生原因，为减小损耗提供理论基础。最后根据芯片的参数指标要求和基础理论，提出了系统的整体设计方案，并建立数学模型，利用 Matlab工具进行仿真，验证了方案的可行性。根据电路的总体架构来进一步设计可实现的电路，本文重点介绍了该系统中的重点电路模块，包括带隙基准源、误差放大器和保护电路等，并利用 Hspice工具对其进行了仿真验证。完成了模块设计后，将整个电路进行联合仿真。芯片实现采用华润上华 0.5微米 BCD工艺，利用 Hspice进行仿真。仿真结果表明该芯片能稳定输出 0.8V到 10V的连
6、续电压，效率可高达 95%，输出纹波低于输出电压的 1%，具有良好的线性调整率和负载调整率，达到设计指标要求。关键词：电源管理，降压型 DC-DC，效率，同步整流I ABSTRACTABSTRACTWith the explosive growth of portable electronic products in recent years, themarket of power manager also got rapid growth, meanwhile, higher performances ofpower manger were requested, including high
7、er efficiency, lower power consumptionand higher reliability. According to these requirements, a high efficiency synchronousstep down DC-DC converter was analyzed and proposed in this thesis.At first, the topology structure and basic principle of step down DC-DC wasintroduced, and on the basic, the
8、advantages and disadvantages of three classic controlmodes of DC-DC converter were analyzed. In order to improve efficiency, synchronousrectifier technology and the related issue was discussed. Then this thesis analyzed thepower loss caused in DC-DC converter, providing basic theory for reducing pow
9、er loss.Based on the requirements of chip and theories, the overall design of system wasproposed at last. The mathematical model of system was established and proved to befeasibility through Matlab simulation.After completing the overall architecture of system, the realizable circuits neededto be de
10、signed further. Some key modules, such as band gap reference, error amplifierand protection circuit and so on, were designed and simulated through Hspice.Finally, circuit modules needed to be connected to as completed controller system.The whole chip was simulated in CSMC 0.5um BCD process. The resu
11、lts showed thatthe chip can provide wide output voltage range from 0.8V to 10V, power efficiency canbe as high as 95 %, the output ripple lower than 1% of output voltage, good linearregulation and load regulation. The simulation results indicated that all specifications ofthe chip were achieved.Key words: power manager, step down DC-DC, efficiency, synchronous rectifierII 目录目录第一章绪论 . 11.1选题依据和研究意义 . 11.2国内外研究现状 . 31.3发展态势 . 41.4本文主要工作 . 51.4.1本文目标 . 51.4.2本文研究内容与章节安排 . 6第二章降压型DC-DC变换器基本原理与系统设计 . 72.1降压型 DC-DC变换器工作原理. 72.2 DC-DC变换器的控制模式. 92.2.1电压控制模式 .
