单粒子效应汇编

《单粒子效应汇编》由会员分享，可在线阅读，更多相关《单粒子效应汇编（31页珍藏版）》请在金锄头文库上搜索。

1、单粒子效应和CMOS器件的加固 姓名：张鑫 学号：20132469 2016-06-08 半导体器件建模分析 2 空间单个的高能重离子或者质子，在器件材料中通过直接的电离作 用或者核反应产生的次级粒子的间接电离作用形成的额外电荷，导 致的器件逻辑状态、功能、性能等的变化或损伤现象。单粒子效应 具体包括单粒子翻转、单粒子瞬态脉冲、单粒子功能中断、单粒子 锁定、单粒子烧毁、单粒子栅穿等。 单粒子效应（SINGLE EVENT EFFECT） 单粒子效应（SEE, single event effect）产生自单个高能粒子（ single, energetic particle）。 单粒子翻转（SE

2、U, single event upset)产生的可能性由Wallmark and Marcus在1962年首次提出。 1975 年美国发现通信卫星的数字电路JK 触发器由于单个重核粒子 的作用被触发。 陆续发现陶瓷管壳所含的微量放射性同位素铀和钍放出的粒子以 及宇宙射线中的高能中子、质子、电子等, 都能使集成电路产生单 粒子效应。 进一步的模拟试验和在轨卫星的测试证实: 几乎所有的集成电路都能 产生这种效应。 半导体器件建模分析 3 单粒子效应的分类 非破坏性的单粒子效应 (Soft Error) - 单粒子翻转（SEU: Single Event Upsets ） - 单粒子瞬变效应（SE

3、T: Single Event Transient） 灾难性单粒子效应 (Hard Failure) - 单粒子锁定（SEL: Single Event Latchup） - 单粒子烧毁（SEB: Single Event Burnout） - 单粒子门断裂（SEGR: Single Event Gate Rupture） 半导体器件建模分析 4 单粒子翻转（SEU） 单粒子翻转事件是指高能粒子撞击大规模集成电路的灵敏区，发生电 离反应或核反应，产生电荷沉积，当沉积的电荷足以改变储存单元的 逻辑状态时，就发生了单粒子翻转事件。这种改变一般不损坏器件， 只是储存单元的信息改变，仍可完成读写操作，

4、称为软误差。 单粒子翻转主要发生在静、动态存储器(SRAM、DRAM)和CPU芯片内 的各类功能寄存器、存储器中。它使储存的信息改变了，这些改变如 发生在一些控制过程的中间运算时，可以导致控制失误，有时结果是 灾难性的。 半导体器件建模分析 5 单粒子翻转 从1975年提出单粒子翻转事件以来，国外已对此效应研究 了20多年，在各类轨道的卫星上和各种加速器上进行了多 种芯片实验，研究SEU产生与器件材料、结构、制造工艺 的关系，考查了其产生与空间环境、太阳活动和飞行器轨 道的相关性。 我国在1994年2月8日发射的“实践4号”卫星上进行了第 一次空间单粒子事件研究。星载的“静态单粒子翻转事件 探

5、测仪”测得了1 Mbit SRAM在轨道上每天约有3.5个单粒 子事件的翻转率（3.510-6/bit per day）及其随L坐标的 分布。 半导体器件建模分析 6 单粒子瞬变效应（SET） 单粒子瞬变效应主要发生在线性电路（满足齐次性和叠加 性）中，如组合逻辑电路、I/O下此类器器件及空间应用的 光纤系统等。在高能粒子的作用件会输出足以影响下级电 路的瞬时脉冲。 使用加速器进行重离子、质子的照射后，记录到发生单粒 子瞬变的器件有比较器及光电耦合器等。这些器件的瞬时 变化导致其在不该有输出信号时却有了输出。 对比较器的实验是在BNL和TAM的回旋加速器（重离子） 和ICUF（质子）加速器上进

6、行的。实验显示在高能重离 子、质子作用下，比较器的输出会产生栅栏效应，脉冲幅 度高达26 V，持续时间14 us。 光耦合器由发光二极、光电二极管及跟随电路组成。光耦 合器的SET效应在1997年2月14日SM-2对Hubble空间望远 镜上安装的新仪器作调试服务时发现的。 半导体器件建模分析 7 单粒子瞬变效应（SET） 半导体器件建模分析 8 单粒子烧毁(SEB)与单粒子门断裂( SEGR) 在空间和地面加速器实验上都观察到了功率场效应管受重离子、高能 质子、中子照射后，会发生单粒子烧毁事件;在特殊偏压下，重离子撞 击器件灵敏区的某些特殊位置时，会发生单粒子门断裂事件。1994年 8月3日

7、发射的APEX卫星上(椭圆轨道，2544km、362km，70倾角)， 研制了专门的装置，对两种不同额定电压的功率场效应管(2N6796、 2N6798各12片)进行了单粒子烧毁事件实验。由监测和记录烧毁前产 生的尖脉冲，记录了由重离子和质子引起的烧毁事件。 功率场效应管发生SEB或SEGR是与它的工作模式(偏压选择)、人射粒 子的角度和能量、选用的漏一源电压及温度有关。对SEB，它是由离子 撞击一个n-道功率场效应管产生能量沉积，使杂散双极节的晶体管导 通，负反馈作用使源-漏发生短路，导致器件烧毁。而SEGR，则当功 率场效应管在适当的偏压下，重离子在器件硅一氧化物界面产生电荷 ，使通过门氧

8、化物的电压足够高，会使局部门断裂。 半导体器件建模分析 9 单粒子效应产生的机制 SEU主要由两种不同的空间辐射源导致： 1) 高能质子； 2) 宇宙射线，特别是太阳风和银河宇宙射线中重离子成分。 Schematic showing how galactic cosmic rays deposit energy in an electronic device 半导体器件建模分析 10 空间粒子辐射环境 空间粒子辐射环境主要由三部分组成：银河宇宙射线、太阳宇宙射线 及地磁捕获粒子。粒子能量从几百keV到1010GeV。 银河宇宙射线是来自太阳系外的高能粒子，其主要成分是质子，还有 少量的He，F

9、e等重离子。 太阳宇宙射线是太阳耀斑爆发时释放的高能粒子流，其中绝大部分是 质子，也有少量重核，而不同时间其成分和强度都不同。 地磁捕获带分内带和外带，其高度分别为50010000km和 1300064000km。其主要成分是质子，捕获的质子的通量随轨道高度 和倾角而变化。 在空间粒子环境的三种成分中，银河宇宙射线因其能量高、难以屏蔽 而成为引起单粒子效应最重要的离子源，其100MeV的Fe核被认为代 表了空间环境中最恶劣的情况。 半导体器件建模分析 11 重核粒子引起的单粒子效应 在宇宙射线中，虽然重核粒子的数量及其有限，其强度约 为510-4/cm2s，但由于具有很大的阻塞功，仍对宇航和

10、卫星中的LSI（Large Scale Integrated Circuits）电子系 统构成很大的威胁。 重核粒子以直线穿入硅片，由于库仑力的相互作用结果， 把能量传递给电子，带有不同能量的二次电子向不同方向 发射，经过几微米的距离后，形成电离区，如果此电离区 位于电子器件的灵敏区，就会产生单粒子扰动。 半导体器件建模分析 12 高能质子引起的单粒子效应 宇宙射线中存在大量的高能质子，例如，地球的内辐射带，其 通量可达2104/cm2s以上。 质子由于阻塞能力很小，要在硅片中直接电离的几率很低。质 子主要是通过与硅原子反应来沉积能量，引起单粒子效应。 质子与硅原子的核反应过程及其复杂，且随质

11、子的能量增加而 增加，同样，产生软错误的截面也增加。 半导体器件建模分析 13 高能质子引起的单粒子效应 半导体器件建模分析 14 反应产生的7 MeV质子， 能够穿透约400 um的硅片 ；约5.3 MeV的粒子能穿 透27 um的硅片；1 MeV的 反冲原子能穿透不到1 um 。 整个核反应过程能够在硅 片中沉积约10 MeV的能量 ，其中粒子沉积能量最多 ，产生约2.8106个电子 空穴对，是高能质子产生 单粒子效应的主要原因。 30 MeV质子与硅原子发生的核反应过程 高能中子引起的单粒子效应 核爆炸产生的聚变中子的能量达14 MeV，可以引起单粒 子效应。 高能中子只有通过与硅原子的

12、核反应产生沉积能量。主要 包括下列4中主要的核反应： 高能中子对于N-MOS动态RAM的损伤几率与质子相似。 半导体器件建模分析 15 高能中子引起的单粒子效应 半导体器件建模分析 16 引起16k动态RAM产生一个软错误的平均中子流(/cm2) 场效应管 - FET BJT是一种电流控制元件(iB iC)，工作时，多数载流子和少 数载流子都参与运行，所以被称为双极型器件。 场效应管（Field Effect Transistor, 简称：FET）是一种电压控制 器件(uGSiD)，工作时，只有一种载流子参与导电，因而称其为单极 型器件。 FET因其制造工艺简单，功耗小，温度特性好，输入电阻极

13、高等优点 ，得到了广泛应用，特别是在集成电路方面。 半导体器件建模分析 17 增强型 耗尽型 N沟道 P沟道 N沟道 P沟道 N沟道 P沟道 FET分类： 金属-氧化物- 半导体场效应管 结型场效应管 结型场效应管的结构 半导体器件建模分析 18 结型场效应晶体管（ Junction Field-Effect Transistor，JFET） JFET是在同一块N形 半导体上制作两个高掺 杂的P区，并将它们连 接在一起，所引出的电 极称为栅极g，N型半 导体两端分 别引出两 个电极，分别称为漏极 d，源极s。结型场效应 晶体管是一种具有放大 功能的三端有源器件, 是单极场效应管中最简 单的一种

14、,它可以分N沟 道或者P沟道两种。 MOSFET的结构 半导体器件建模分析 19 PMOS与CMOS结构 半导体器件建模分析 20 导电沟道的形成 D, S短路，G, S上加正向电压 （VDS=0; VGS0） 栅极与P型衬底之间象一个平行板电容器。 绝缘层两边，栅极感应正电荷，P型一边 感应负电荷。 负电荷一开始会与P型中的空穴（多子） 中和，形成耗尽层。所以，当VGS较小 时，没有电流。 当 VGS VGS（th）时，除了耗尽层外，负 电荷（P区的少数载流子）在靠近绝缘层 处形成一个N型薄层，即反型层。 VGS(th)：开启电压 反型层成为D, S间的导电沟道，并受VGS 控制。但由于VD

15、S=0，D, S之间并没有 电流产生。 半导体器件建模分析 21 Al VGS PN结 漏，源极（D, S）之间电压的影响 在D, S之间加正电压（VDS0），iD产生 半导体器件建模分析 22 (a) D上的正电压会削弱 珊级上的正电压。靠近D 一侧的导电沟道变窄。 (b) 当使VDS，沟道 会在D一侧继续变 窄。 (c) 当VDS到VGD=VGS(th)，沟 道上会出现预夹断。再继续 增加VDS，夹断层只是稍为加 长。沟道电流基本保持在预 夹断时的数值。 开启电压 VT CMOS器件的单粒子闭锁（ SEL） 半导体器件建模分析 23 Rs Rw P阱的CMOS反相器截面寄生的pnpn结构等

16、效电路 SDD S 寄生的pnpn 4层结构：P沟道源区P+ - n衬底 P阱 n沟道的源区N+ Rw Rs 单粒子锁闭的敏感区 半导体器件建模分析 24 与CMOS器件的单粒子扰动相比，单粒子闭锁截面要小很多，可以相差几个量级。 抗单粒子加固技术 屏蔽 减额与改变工作状态 系统级保护措施 CMOS器件的加固技术： 1）抗单粒子工艺加固 2）阱-源结构 半导体器件建模分析 25 屏蔽与减额 对商用器件的封装进行修改，如在结构中使用钨代替铝 ，封装上使用两层Kovar合金，内层用0.25mm，外盖用 1mm，可以减少辐射剂量，同时减少SEU相关的截面参 数。同样，可以根据仪器在飞行器中的位置，对器件局 部进行屏蔽加固。 当场效应管用于50%的额定电压值，发生单粒子烧毁事 件的可能性会小得多。光耦合器产生的瞬变脉冲