单片机(清华版)

《单片机(清华版)》由会员分享，可在线阅读，更多相关《单片机(清华版)（49页珍藏版）》请在金锄头文库上搜索。

1、第6章 单片机系统扩展设计 6.1 MCS-51系统扩展原理 6.2 MCS-51MCS-51存储器系统配置存储器系统配置 6.3 程序存储器扩展设计程序存储器扩展设计 6.4 6.4 数据存储器扩展设计数据存储器扩展设计 6.5 I/O6.5 I/O接口概述接口概述 6.6 6.6 可编程并行I/O接口芯片8255A 6.7 6.7 可编程RAM/IO扩展器8155/8156 6.8 用TTL芯片扩展简单的I/O接口 6.9 显示器与键盘接口 6.10 并行打印机接口 上页下页回目录 6.1 MCS-51系统扩展原理 ALE P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.

2、7 P3.0 EA PSEN RST 8031 8051 8751 Vcc Vss P1口P2口 P0口 373 G E +5V A0A7 A8A15 D0D7 I/O XTAL1XTAL2 RXD TXD INT0 INT1 T0 T1 WR RD 控 制 总 线 CB 1、片外三总线结构 数据总线 DB 晶振 1.212MHZ 上页下页回目录 8031 地址总线 AB 复习第2章 进行系统扩展时，单片机 的引脚可构成三总线结构 上页下页回目录 CPU 微处理器 RAMI/OROM CBUS DBUS ABUS CBUS ：控制总线 ， DBUS：数据总线，双向三态 ABUS ：地址总线，单

3、向三态 利用三条总线, 可方便地进行系统的扩展设计 注意:总线驱动能力 系 统 的 扩 展 设 计: 存储器 I/O接口 6.2 存储器系统 存储器是计算机的主要组成部分，它使计算机 具有记忆功能。能将数据和程序存入计算机，使之 脱离人的干预自动工作。 70年代的存储器大多采用磁芯存储器，其速度 比CPU慢几个数量级。且体积大，成本高。无论是 体积上还是成本上，都是计算机的主要组成部分。 上页下页回目录 计算机工作者在存储器的速度、体积、成本和 容量上做了大量工作，解决了很多矛盾，成功地研 制出今天的半导体存储器。 上页下页回目录 单极性MOS存储器分类 双极性存储器有TTL、ECL MOS存

4、储器按工作特点、作用以及制造工艺可分为： MOS存储器 RAM ROM 动态DRAM 静态SRAM Random Access Memory 掩膜ROM Read Only Memory 现场可编程PROM Programmable ROM 可擦可编程EPROM Erasable PROM 电可擦可编程E2ROM Electrically EPROM 闪速存储器 Flash Memory AT89C51/52 AT89C1051/2051 易失 非易失 程序存储器 数据存储器 存储器系统配置存储器系统配置 一、程序存储器一、程序存储器 MCS-51最小系统 8051/8751内部有4KROM/

5、EPROM 8052/8752内部有8KROM/EPROM MCS-51最大系统：可寻址64KB单元 容量不够时就要扩展片外程序存储器 上页下页回目录 二、数据存储器二、数据存储器 MCS-51最小系统 MCS-51最大系统：可寻址64KB单元 容量不够时就要扩展片外数据存储器RAM（I/O） 51子系列内部只有128B RAM 52子系列内部只有256B RAM 上页下页回目录 上页下页回目录 CPU 微处理器 RAMI/OROM CBUS DBUS ABUS CBUS ：控制总线 ，方向不确定 DBUS：数据总线，双向三态 ABUS ：地址总线，单向三态 利用三总线可方便的进行系 统 的

6、扩 展 设 计: 地址总线AB（A0A15）宽16位 片外寻址64KB 数据总线DB（D0D7）宽8位 控制总线CB 系统扩展用的控制总线有： PSEN EA ALE RESETRD WR 地址总线由P0口提供地址低8位。 地址总线由P2口提供地址高8位 P0口是地址/数据复用线，在地址有效时， ALE 锁存到片外地址锁存器保存; 数据总线由P0口提供，该口为三态双向口。 上页下页回目录 P0的驱动能力：驱动8个TTL门 P1 、P2、 P3的驱动能力：驱动4个TTL门 2 2、总线驱动能力、总线驱动能力 单向总线驱动器 74LS244 双向总线驱动器 74LS245 当应用系统规模过大，超过

7、总线的驱动能力时， 系统不可能可靠工作，此时应加总线驱动器。 PSENPSEN 片外取指（片外程序存储器读）信号输出端 ALEALE 地址锁存信号。 用锁存P0口的低8位地址 RD/WRRD/WR 用于片外RAM的读写控制，执行MOVX时， 这两个信号，在 P3.7/P3.6 上自动产生 上页下页回目录 6.3 6.3 程序存储器扩展设计程序存储器扩展设计 一、外部程序存储器操作时序一、外部程序存储器操作时序 PSEN片外取指（片外程序存储器读）信号输出端 ALE地址锁存信号。 用 锁存P0口的低8位地址 MCS-51单片机访问外部外部ROMROM，使用的控制信号为：使用的控制信号为： 操作时

8、序的两种情况：操作时序的两种情况： 不执行MOVX指令时 执行MOVX指令时 上页下页回目录 ALE PSEN RD/WR P2 PCHPCH输出输出PCHPCH输出输出PCHPCH输出输出PCHPCH输出输出 P0 指令指令 输入输入 指令指令 输入输入 指令指令 输入输入 指令指令 输入输入 PCLPCL 输出输出 PCLPCL 输出输出 PCLPCL 输出输出 PCLPCL 输出输出 PCLPCL输出有效输出有效PCLPCL输出有效输出有效PCLPCL输出有效输出有效 图6-2外部程序存储器操作时序（外部程序存储器操作时序（a a） 上页下页回目录 （a a）不执行 MOVX 指令时 第

9、一个机器周期第二个机器周期 由图可见： P2P2口用于送出口用于送出PCHPCH信息信息 P0口用于送出PCL信息和输入指令 一个周期内，ALE 脉冲两次有效。 一个周期内， PSEN 脉冲两次有效。 上页下页回目录 PSEN低电平期间将指令读入单片机 ALE将P0口上的低8位地址 锁存到地址锁存器 PCLPCL输出有效输出有效DPLDPL输出有效输出有效 PCLPCL输出有效输出有效 OSC ALE PSEN P1 P2 P1 P2P1 P2P1 P2P1 P2 P1 P2 S1S2S3S4S5S6 机器周期 P1 P2 P1 P2P1 P2P1 P2P1 P2 P1 P2 S1S2S3S4

10、S5S6 机器周期 P2 PCHPCH输出输出DPHDPH或或P2P2输出输出PCHPCH输出输出 RD/WR P0 指令指令 输入输入 指令指令 输入输入 PCLPCL 输出输出 地址地址 输出输出 数据数据 输出输出 PCLPCL 输出输出 数据数据 输入输入 图6-2外部程序存储器操作时序（外部程序存储器操作时序（b b） 上页下页回目录 （b b）执行 MOVX 指令时 RD WR 由图可见：由图可见： 访问片外RAM不用PSEN改用RD/WR，此时P0口为数据线 读到的指令为MOVX指令（单字节双周期指令）时 在下一个ALE到来时，通过P0口、P2口送出 要访问的片外RAM的地址 在

11、第二个机器周期，当RD/WR有效时，实现对这一 单元的读写 ALECPU通过P0、P2口送出待访问的地址，因P0口 还要复用为数据总线，低8位地址由地址锁存器锁存 上页下页回目录 P0复用口 地址/数据 数据 地址 数据 指令 PC DPTR 低八位地址 二、常用程序存储器芯片二、常用程序存储器芯片 常用的EPROM芯片为： 2764 27128 27256 27512 1 2 3 4 5 6 7 8 9 14 13 12 11 10 23 25 26 27 28 24 22 21 20 18 16 15 17 19 V V PPPP A A 1212 A A7 7 A A6 6 A A5 5

12、 A A4 4 A A3 3 A A2 2 A A1 1 A A0 0 QQ 0 0 QQ 1 1 QQ 2 2 QQ 3 3 QQ 4 4 QQ 5 5 QQ 6 6 QQ 7 7 GNDGND A A 1010 A A9 9 A A8 8 A A 1111 NCNC V V CCCC CECE OEOE PGMPGM 地址输入线 A0Ai 三态数据线 D0D7 片选线 读出选通线 编程脉冲 输入线 编程电源线 工作电源线 1、EPROM电路 2764、27128、27256、27512等 上页下页回目录 地线 8K 8 16K 8 32K 8 64K 8 A0Ai ：地址输入线，i=121

13、5 Q0Q7 ：三态数据线， 读或编程校验时为数据输出线， 编程时为数据输入线。 维持或禁止时，呈高阻态 CE ： 片选线 OE： 读出选通线 PGM： 编程脉冲输入线 VPP： 编程电源线，其值因芯片型号和制造商而异 VCC： 电源线，接+5V GND: 接地线 上页下页回目录 常用D0D7表示 常用常用EPROMEPROM芯片的技术指标：芯片的技术指标： 上页下页回目录 型 号 2764 27128 27256 27512 容 量（KB） 8 16 32 64 引脚数 28 28 28 28 读出时间 200 200 200 200 最大工作电流 75 100 100 100 最大维持电流

14、 35 40 40 40 nS mA mA EPROMEPROM的操作方式有：的操作方式有： 编程方式 ： 把程序代码固化到EPROM中 编程校验方式：读出EPROM的内容，校对编程操作 的正确性 读出方式 ： CPU从EPROM中读出指令和常数 维持方式 ： 数据端呈高阻 编程禁止方式：用于多片EPROM并行编程 上页下页回目录 EPROM 写入器 读 0 0 1 VCC 5v DOUT 禁止输出 0 1 1 VCC 5v 高阻 维 持 1 VCC 5v 高阻 编 程 0 1 0 * * DIN 编程校验 0 0 1 * * DOUT 引脚 方式CEOEPGMVPPVCCQ0Q7 编程禁止

15、1 * * 高阻 表6-2 2764A和27128A的操作方式 上页下页回目录 真值表 2、常用的地址锁存器 常用的8位地址锁存器有：74LS373、74LS273、8282 74LS373是一种输出带有三态门的8D锁存器 1D 8D 1Q 8Q G E 1Q 8Q 图6-6（a）74LS373结构原理图 输入控制端输出允许端 上页下页回目录 E E 1Q1Q 1D1D 2D2D 2Q2Q 3Q3Q 3D3D 4D4D GNDGND 4Q4Q 74LS 373 1 2 3 4 5 6 7 8 9 10 14 16 17 18 19 15 13 12 11 20 8Q8Q 8D8D 7D7D 7Q7Q 6Q6Q 6D6D 5D5D GG 5Q5Q V V CCCC 图6-6（b）74LS373 引脚图 A0 A7 P0.0 P0.7 ALE 1D 8D 1Q 8Q GE 图6-6（c）74LS373 电路连接图 上页下页回目录 74LS 373 表6-5 74LS373的功能表 E G 功 能 0