系统结构第五章2

上传人:今*** 文档编号:112192849 上传时间:2019-11-05 格式:PPT 页数:98 大小:1.08MB
返回 下载 相关 举报
系统结构第五章2_第1页
第1页 / 共98页
系统结构第五章2_第2页
第2页 / 共98页
系统结构第五章2_第3页
第3页 / 共98页
系统结构第五章2_第4页
第4页 / 共98页
系统结构第五章2_第5页
第5页 / 共98页
点击查看更多>>
资源描述

《系统结构第五章2》由会员分享,可在线阅读,更多相关《系统结构第五章2(98页珍藏版)》请在金锄头文库上搜索。

1、第5章 标量处理机 学习的目的: 1、理解高级处理机的先进技术 2、计算机专业的学生应能设计微处理芯片 问题: 什么是标量?什么是标量处理机? 设计处理机的任务是什么? 如何提高处理机的速度? Date1计算机系统结构 第五章 标量处理机 标量:只有一个分量的数据 向量: 有多个分量的数据 标量处理机:只有标量数据表示和标量指令 系统的处理机。 问题:标量处理机能处理向量吗? Date2计算机系统结构 第五章 标量处理机 设计处理机的任务 任务:提高处理机处理指令的速度。 方法: 1、提高处理机的主频 2、设计更好的部件(乘、除法部件等) 3、指令并行执行(流水线、超标量、超 常指令字) Da

2、te3计算机系统结构 第五章 标量处理机 本章主要内容 5.1 先行控制技术 5.2 流水线技术 5.3 相关性分析技术 5.4 超标量处理机 5.5 超流水线处理机 5.6 超标量超流水线处理机 Date4计算机系统结构 第五章 标量处理机 5.1 先行控制技术 5.1.1 指令的重叠执行方式 5.1.2 先行控制方式的原理 5.1.3 处理机结构 5.1.4 指令执行序列 5.1.5 先行缓冲栈 5.1.6 缓冲深度的设计方法 Date5计算机系统结构 第五章 标量处理机 5.1.1 指令的重叠执行方式 1.顺序执行方式 执行n条指令所用的时间为: 如果每段时间都为t,则执行n条指令所用的

3、 时间为:T3 n t 主要优点:控制简单,节省设备 主要缺点:速度慢,功能部件的利用率低 Date6计算机系统结构 第五章 标量处理机 处理机 取指、分析执行 执行 取指分析 顺序执行 一次重叠 二次重叠 Date7计算机系统结构 第五章 标量处理机 2.一次重叠执行方式 如果两个过程的时间相等,则执行n条指令的 时间为:T(1+2n)t 主要优点: 指令的执行时间缩短, 功能部件的利用率明显提高。 主要缺点: 需要增加一些硬件, 控制过程稍复杂。 Date8计算机系统结构 第五章 标量处理机 3.二次重叠执行方式 如果三个过程的时间相等,执行n条指令的时 间为:T(2n)t 在理想情况下,

4、处理机中同时有三条指令在执 行。 处理机的结构要作比较大的改变,需要采用先 行控制技术。 Date9计算机系统结构 第五章 标量处理机 5.1.2 先行控制方式的原理 1.采用二次重叠执行方式必须解决两个问题: (1)有独立的取指令部件、指令分析部件和指 令执行部件 把一个集中的指令控制器,分解成三个独立 的控制器: 存储控制器、指令控制器、运算控制器 (2)要解决访问主存储器的冲突问题 取指令、分析指令、执行指令都可能要访问 存储器 Date10计算机系统结构 第五章 标量处理机 例如: . MOV BX , 1000H MOV BX , AX ADD AX , BX MOV AX , 10

5、0H . Date11计算机系统结构 第五章 标量处理机 2.解决访存冲突的方法: (1)采用低位交叉存取方式: 这种方法不能根本解决冲突问题。 指令、读操作数、写结果。 (2)两个独立的存储器:独立的指令存储器和 数据存储器。 如果再规定,执行指令所需要的操作数和执行 结果只写到通用寄存器,则取指令、分析指令 和执行指令就可以同时进行。 在许多高性能处理机中,有独立的指令Cache 和数据Cache。这种结构被称为哈佛结构。 Date12计算机系统结构 第五章 标量处理机 (3)采用先行控制技术 采用先行控制技术的关键是缓冲技术和预处 理技术。 缓冲技术通常用在工作速度不固定的两 个功能部件

6、之间设置缓冲栈,其目的是用来平 滑功能部件之间的工作速度。 在采用了缓冲技术和预处理技术之后, 运算器能够专心于数据的运算,从而大幅度提 高程序的执行速度。 Date13计算机系统结构 第五章 标量处理机 5.1.3 处理机结构 1.三个独立的控制器: 存储控制器、指令控制器、运算控制器。 2.四个缓冲栈: 先行指令缓冲栈、先行读数缓冲栈、先行操作 栈、后行写数栈。 先行指令缓冲栈的组成 作用:只要指令缓冲栈没有充满,就自动 发出取指令的请求。 设置两个程序计数器: 先行程序计数器PC1,用来指示取指令, 现行程序计数器PC,记录指令分析器正 在分析的指令地址。 Date15计算机系统结构 第

7、五章 标量处理机 先行缓冲站的组成 Date16计算机系统结构 第五章 标量处理机 5.1.4 指令执行时序 设置了指令缓冲栈,取指令的时间就可以忽略 不计。 一条指令的执行可分为2个过程 分析指令和执行指令 存在的主要问题: 1、各类指令“分析”和“执行”的时间相差 很大 2、功能部件存在空闲 Date17计算机系统结构 第五章 标量处理机 分析K 分析K+3 分析K+2 分析K+1 执行K 执行K+2 执行K+1 执行K+3 Date18计算机系统结构 第五章 标量处理机 2.采用先行缓冲栈的指令执行过程 先行读数栈,先行操作栈,后行写数栈。 理想情况下,指令执行部件应该一直忙碌。 连续执

8、行n条指令的时间为: Date19计算机系统结构 第五章 标量处理机 5.1.5 先行缓冲栈 设置先行缓冲栈的目的:使指令分析器和指令 执行部件能够独立工作。 1.先行指令缓冲栈: 处于主存储器与指令分析器之间 用它来平滑主存储器取指令和指令分析器使用 指令之间的速度差异 RR型指令,不必处理,直接送先行缓冲栈 RS型指令,主存有效地址送先行读数栈,用该 先行读数栈的寄存器编号替换指令中的主存地 址码部分,形成RR*指令送先行缓冲栈 Date20计算机系统结构 第五章 标量处理机 RI型指令,指令中的立即数送先行读数栈,用 该先行读数栈的寄存器编号替换指令中的立即 数部分,形成RR*指令送先行

9、缓冲栈 转移指令,一般在指令分析器中直接执行。 2.先行操作栈 处于指令分析器和运算控制器之间 使指令分析器和运算器能够各自独立工作。 采用先进先出方式工作,由指令寄存器堆和控 制逻辑组成。 Date21计算机系统结构 第五章 标量处理机 3.先行读数栈 处于主存储器与运算器之间 滑运算器与主存储器的工作 每个缓冲寄存器由地址寄存器、操作数寄存器 和标志三部分组成。也可以把地址寄存器和操 作数寄存器合为一个。 当收到从指令分析器中送来的有效地址时,就 向主存申请读操作数。 读出的操作数存放在操作数寄存器中或覆盖掉 地址寄存器中的地址。 Date22计算机系统结构 第五章 标量处理机 4.后行写

10、数栈 每个后行缓冲寄存器由地址寄存器、数据寄存 器和标志三部分组成。 指令分析器遇到向主存写结果的指令时,把形 成的有效地址送入后行写数栈的地址寄存器中 ,并用该地址寄存器的编号替换指令的目的地 址部分,形成RR*指令送入先行操作栈。 当运算器执行这条RR*型写数指令时, 只要把写到主存的数据送到后行写数栈的数据 寄存器中即可。 Date23计算机系统结构 第五章 标量处理机 5.采用先行控制方式时一个程序的执行情况: 5.1.6 缓冲深度的设计方法 以静态分析为主,通过模拟来确定缓冲深度。 1.先行指令缓冲栈的设计 考虑两种极端情况:假设缓冲深度为DI (1)先行指令缓冲栈已经充满 指令流出

11、的速度最快,例如连续分析RR型指令 ,设这种指令序列的最大长度为L1,平均分析 一条这种指令的时间为t1; 指令流入的速度最慢,设平均取一条指令的时 间为t2。从主存储器中取到先行指令缓冲栈中 的指令条数是L1DI条。 Date25计算机系统结构 第五章 标量处理机 应该满足如下关系:L1 t1(LIDI) t2 计算出缓冲深度为: 如果这种指令流的连续长度超过L1,则先行 指令缓冲栈失去作用。 (2)先行指令缓冲栈原来为空 输入端指令流入的速度最快,每次取指令的时 间最短;设这种指令序列的最大长度为 L2, 平均取一条这种指令的时间为 t2; Date26计算机系统结构 第五章 标量处理机

12、输出端指令流出的速度最慢,指令分析器 连续分析最难分析的指令;设平均分析一 条指令的时间为 t1。分析的指令条数 是L2DI条。 应该满足如下关系:(L2DI) t1L2 t2 计算出缓冲深度为: 如果这种指令流的连续长度超过L2,先 行指令缓冲栈失去缓冲作用。 Date27计算机系统结构 第五章 标量处理机 2.设计举例 在一般处理机中连续执行短指令的概率大。 例5.1:一个采用先行控制方式的处理机,指 令分析器分析一条指令用一个周期,到主存储 器中取一条指令装入先行指令缓冲栈平均用4 个周期,如果这种指令的平均长度为9,即90 的指令是执行时间短的指令。 解:计算先行指令缓冲栈的缓冲深度为

13、: Date28计算机系统结构 第五章 标量处理机 3.先行指令缓冲栈的工作时间关系 第1个周期,取走指令k+1,请求取指令 第4个周期末尾,指令k+8取到先行指令缓冲栈 第8个周期末尾,指令k+9取到先行指令缓冲栈 第9个周期,分析指令k+9,先行指令缓冲栈空 第10个周期,指令分析器等待 Date29计算机系统结构 第五章 标量处理机 4.其余缓冲栈的设计原则 一般有关系:DIDCDRDW 其中:DI是先行指令缓冲栈的缓冲深度, DC是先行操作栈的缓冲深度, DR是先行读数栈的缓冲深度, DW是后行写数栈的缓冲深度。 例如:IBM370/165机: DI4,DC3,DR2,DW1。 我国研

14、制的两台大型计算机: DI8,DCDR4,DW2。 DI12,DCDR6,DW2。 Date30计算机系统结构 第五章 标量处理机 思考: 有了先行控制技术,指令的重叠技术是否 就可以不间断的一直进行下去? 遇到转移指令怎么办? 数据相关则么办? MOV AX , 100 JMP NEXT ADD AX , BX MOV BX , 1000H MOV AX, BX Date31计算机系统结构 第五章 标量处理机 空间并行性:设置多个独立的操作部件 时间并行性:分时使用同一个部件的不同部分 5.2.1 流水线工作原理 5.2.2 流水线的分类 5.2.3 线性流水线的性能分析 5.2.4 非线性

15、流水线的调度 5.2 流水线技术 Date32计算机系统结构 第五章 标量处理机 5.2.1 流水线工作原理 1. 流水寄存器 流水线的每一个阶段称为流水步、流水步骤、 流水段、流水线阶段、流水功能段、功能段、 流水级、流水节拍等。 在每一个流水段的末尾或开头必须设置一个寄 存器,称为流水寄存器、流水锁存器、流水闸 门寄存器等。 加入流水寄存器,会增加指令的执行时间。 在一般流水线时空图中不画出流水寄存器。 Date33计算机系统结构 第五章 标量处理机 2.一种指令流水线 一般4至12个流水段,8个流水段的称为超流 水线处理机 3.流水线时空图 Date34计算机系统结构 第五章 标量处理机 一个浮点加法器流水线的时空图 Date35计算机系统结构 第五章 标量处理机 4.流水线的主要特点 只有连续提供同类任务才能发挥流水线效率 尽量减少因条件分支造成的“断流” 通过编译技术提供连续的相同类型操作 每个流水线段都要设置一个流水寄存器 时间开销:流水线的执行时间加长 是流水线中需要增加的主要硬件 各流水段的时间应尽量相等 流水线处理机的基本时钟周期等于时间最长 的流水段的时间长度。 流水线需要有“装入时间”和“排空时间” Date36计算机系统结构 第五章 标量处理机 5.2.2 流水线的分类 1.线性流水线与非线性流水线 流水线的各个流水段之间是否有反馈信号 线性流水线

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 高等教育 > 大学课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号