《项目十课件》由会员分享，可在线阅读，更多相关《项目十课件（49页珍藏版）》请在金锄头文库上搜索。
1、制作： 张平 教学导航 知识重点：1.各种触发器的功能； 2.边沿触发的概念； 知识难点：1.移位寄存器，寄存数码原理； 2.同步计数器原理； 3.集成十进制计数器改进成其他进制的方法； 教学导航 必须掌握的理论知识：1. 各种触发器表示符号及功能； 2. 寄存器功能及二种寄存器寄存数码原理； 3. 计数器功能及两种计数器计数原理； 4. 集成十进制计数器改制成其他进制计数器方法； 必须掌握的技能：1.会分析触发器、寄存器、计数器的应用电路； 2.认识集成单元管脚；掌握电子电路焊接及组装方法，会正确 操作及调试、排出建议故障； 主要内容 l 10.1 触发器 l 10.2 寄存器和移位寄存器
2、l 10.3 计数器 10.1 触发器 lRS触发器 l基本RS触发器 l同步RS触发器 lJK触发器 lD触发器 lT触发器 引言 前面我们学习的是组合逻辑电路，在数字电路系统中还有另外一类电路，称为时序 逻辑电路，这种电路在电路结构上有反馈环节，在电路功能上具有记忆功能，常见的有 计数器和寄存器。而触发器是时序逻辑电路的基本单元，本项目将学习各种触发器以及 由它们组成的时序逻辑电路。 触发器是时序逻辑电路的基本单元，它可以存储记忆一位二进制数码，在其 电路结构中，有从输出端返回输入端的反馈线，从而使它的输出状态既与外 部输入信号有关，又与电路原输出状态有关，具有记忆功能，其工作特点为 ：
3、（1）有两个锁定的状态“0”和“1” （2）在适当信号作用下，两种锁定状态可以相互转换 （3）输入信号消失后，能将获得的新状态保存下来。 触发器种类很多，基本RS触发器是最基本的一种。 10.1.1 RS触发器 1、基本RS触发器 图10-1基本触发器及其图形符号 1） 电路组成和逻辑符号 基本RS触发器有两个输入端 ，两个输出端Q , . Q , 的有效状态总是相反，即Q=0 , =1, Q=1, =0,用 于存储或者记忆一位二进制 码。 2） 逻辑功能 当 =0, =1时，G1门无论其另一输入是什么，其输出为 =1，使 G2门两输入全为“1”，Q=0 当 =1, =0时，G2门无论其另一输
4、入是什么，其输出为Q=1，使G1 门两输入全为“1”， =0 当 = =1时,若触发器原始状态Q=0， =1，触发器输出状态与原状 态相同，称为保持原态；若触发器原始状态为Q=1, =0,也可得出相同结 论。 当 = =0时，无论触发器原状态为何，其输出Q= =1，输出状态无 效。 输入输出功能 （原状态 ） （新状态 ） 01 0 1 0 0 置0 10 0 1 1 1 置1 11 0 1 0 1 保持原态 00 0 1 1 1 不使用 触发器逻辑功能可用简化真值表表示 1、由简化真值表看出基本RS触发器的置0，置1功能，是在 为0 和 为0时触发而成，这称为低电平有效，所以两输入端用 表示
5、，而且在逻辑符号中，输入输出靠近方框处画两个圆圈。输出 端带小圆圈的表示 ，无圆圈的代表Q端。 提示！ 2、 = =0时是不可用状态，有两个原因 首先当 = =0时，Q= =1是无效状态，另外当输入信号撤 销时，相当 于 = =1时，由于 和 一般不会同时撤销 ，若先撤销 ，则Q=1 ， =1,而先撤销 ，则Q=0， =1， 由此看出，触发器的输出状态难以确定，即使 和 同时撤 销 ，由于一些偶然因素，两个与非门哪个先开启有一定的偶然 性，也使触发器输出状态不能确定，故当 = =0时，是不可 用状态，禁止使用。 例10-1 基本RS触发器的初始状态是0（Q=0 =1，），当 和 段的波形 如图
6、所示时，对应画出Q ，的波形。 2、 同步RS触发器 时序逻辑电路往往是由多个触发器组成的，要求各触发器按统一节拍动作，同步 RS触发器是在基本RS触发器基础上引入一个时钟脉冲信号，以实现同步控制，时钟脉 冲信号用CP表示。 1） 电路组成与逻辑符号 同步RS触发器实 际上是由基本RS 触发器和两个控 制与非门构成， 两控制门的输出 相当于基本RS触 发器的两个输入 端。 输入输出 功能 CP(时钟脉 冲) RS （原状态 ） （新状态 ） 0XX 0 1 0 1 保持 101 0 1 1 1 置1 110 0 1 0 0 置0 100 0 1 0 1 保持 111 0 1 1 1 不使用 功
7、能表如下图： 当CP=0时，无论R,S为何种状态，G3和G4门的输出均为“1”，触发器的状态为保 持原态。当CP=1时，G3和G4门输出取决于输入信号R和S。当R,S取不同信号时 ，触发器有不同功能。 同步RS触发器中 和 称为直接置位端， 称为直接 置0端。当 =0时，触发器将直接置0，或者直接复位， 为 直接置“1”端，当 =0时，触发器被直接置“1”，它们用于给触 发器预先设定某一状态，或在时钟脉冲工作过程中，不受时钟 脉冲CP控制，直接使触发器置“0”或者“1”，所以又称为异步复 位端。 提示！ 例10-2 根据图 示给出的时钟脉冲CP和R、S端输入波形，画出同步RS触发器 Q和端的波
8、形。设触发器的初始状态为“0” 10.1.2 其它触发器 在基本RS触发器和同步RS触发器的基础上增加一些门电路和连线， 可以构成其它几种类型触发器，并且大都采用边沿触发。 前面所学触发器在CP=1期间内，如果输入信号变化均可使触发器输出 随之变化，这称为电平触发，这种触发方式的缺点在于触发期间输出状态 容易受干扰信号影响，为避免这个问题的发生，采用边沿触发，即在CP上 升沿或下降沿瞬时触发，大大提高触发器抗干扰能力。 1）JK触发器 2）D触发器 3）T触发器 触发器逻辑符号以及功能见表10-3 触发器名 称 逻辑符号逻辑功能 JK触发器CPJK功能 00保持 010置0 101置1 11翻
9、转 D触发器CPD功能 00置0 11置1 T触发器CPT功能 00保持 1翻转 1. 上述各种触发器除在CP上升沿或下降沿触发外， 在CP其它时刻均为保持原态 2.JK触发器具备了新的功能，当J=K=0时，输出状态 每来一个CP脉冲，输出就翻转为原来相反的状态，这 可以用来记录时钟脉冲个数，此即为触发器的计数功 能。 3、直接置位端 、 的作用与基本RS触发器相同 提示！ 例 10-.3 据图10-5给出的CP和JK输入信号，画出下降沿触发JK触发器Q端波 形，设Q初态为0 例10-4 据图10-6 给出CP和D端输入波形，画出上升沿触发D触发器 Q端波形，设Q初态为0 例10-5 据图10
10、-7 给出CP和T触发器输入波形画出下降沿触发T触发器Q 端波形，设Q初态为0 10.1.3 集成触发器 像集成门电路一样，触发器也有TTL和CMOS两种，如图10-8为集成边沿D触 发器74HC74的外引脚图，其中包含2个功能完全相同的D触发器，它们的逻辑功 能与前述D触发器完全一样，在此不再赘述。 10.2 寄存器和移位寄存器 l 数码寄存器 l 移位寄存器 l单向移位寄存器 l双向移位寄存器 以触发器为基本单元配合其他逻辑部件构成的数字电路，称为时序逻辑电路。寄存 器是其中一种。寄存器是用来存放数据的逻辑部件，数字系统中常常将数码、运算结果 或指令信号暂时存放起来，再根据需要进行处理或运
11、算，触发器可以用来保存或者存放 一位二进制码。若要存放N位二进制码，需用N个触发器，寄存器按有无移位功能分为数 码寄存器和移位寄存器。 10.2.1 数码寄存器 用来存放二进制数码的寄存器称为数码寄存器，图10-9是由D触发器 构成的四位数码寄存器的逻辑电路图，D0-D3为四位数码寄存器的输入端， Q0-Q3为四位输出端。此外，每个触发器中的直接复位端连在一起作为清零 端，各触发器的时钟脉冲端也连在一起，作为接受数码的控制端，使各触 发器同步动作。 该电路工作原理如下： 1.清零 使 =0.这时输出为Q3、Q2、Q1、Q0均为0，然后使 =1.输出保持0不 变。 2. 接收数码，当CP上升沿到
12、来，据D触发器功能各触发器输出与输入端信号相同 ，寄存器输出就是各D端输入信号。比如，若“D3”“D2”“D1”“D0” = “1”“0”“0”“1” 则输出端“Q3”“Q2”“Q1”“Q0” = “1”“0”“1”“1”.若CP上升沿消失，则 四位数码就存放在 寄存器中。 该寄存器为四位数码同时输入，四位数码同时输出，这种方法称为并行输入，并 行输出。 10.2.2 移位寄存器 1、单向移位寄存器 在存放数码时，在CP脉冲作用下，采用逐位向左或向右寄存数据的寄存器称为移位 寄存器。分为单向移位寄存器和双向移位寄存器。 在移位脉冲作用下，所存数码只能向某一方向（左或右）移动的寄存器叫单 向移位
13、寄存器。 1） 清零 即设 =0，使输出Q3Q2Q1Q0=0000，然后 =1 ，各输出端保持0 。 2）寄存器寄存数据 在第一个CP上升沿到来之前 FF0触发器输入D0=1，其余三个触发器输入 均为刚才保持的数据D1= Q0=0, D2= Q1=0 ,D3= Q2=0,当第一个CP上升沿过去后 ，四位输出为Q3Q2Q1Q0=0001；在第二个CP上升沿到来之前，FF0触发器输 入D0=0，其余三个触发器输入分别为D1= Q0=1, D2= Q1=0 ,D3= Q2=0，当第二 个CP上升沿过去后，四位输出为Q3Q2Q1Q0=0010，以此类推，最后，当第四 个CP上升沿过去后，四位输出为Q3
14、Q2Q1Q0=1011。 其工作过程可由下表直观体现出来 上面寄存器也可以改成左移寄存 器，只要输入数据从最高位触发器输 入，输出数据从最低位触发器输出即 可。 提示！ 2、双向移位寄存器 双向移位寄存器同时具有左移与右移功能，它除了左移和右移两个串行输入端 外，还应有左移、右移控制端，用以控制它完成左移或右移操作。 集成74LS194双向移位寄存器管脚图如图 功 能 输入输出 清零控制信号串行输入时 钟 并行输入 清 零 0X XX XXX X X X0 0 0 0 保 持 1X XX X0X X X X 送 数 11 1X X 保 持 10 0X XX X X X 右 移 10 11 XX
15、 X X X 1 10 10 XX X X X 0 左 移 11 0X 1X X X X 1 11 0X 0X X X X 0 集成双向移位寄存器74LS194的功能表 据表10-5 74LS194 集成触发器共有哪些功能？ 思考？ 10.3 计数器 l异步二进制加法计算器 l同步二进制加法计算器 l集成计数器 计数器是一种由触发器和门电路组成的时序电路，应用非常广泛，在所有数字系统中几 乎都要用到计数器，它可以用来统计输入脉冲的个数，即计数。 分频、定时或者数字运算 。 计数器按不同分类方法可分为： （1）按进位制不同：计数器可分为二进制计数器、十进制计数器、N进制计数器 （2）按计数变化趋势是增加还是减少分为：加法计数器、减法计数器 （3）按各触发器的时钟脉冲引入方式：分为异步计数器和同步计数器 10.3.1 异步二进制加法计数器 由JK触发器构成的异步二进制加法计数器逻辑图 如图10-12 1. 电路特征 四个触发器除第0号外接时钟脉冲以外,其余三个触发器的时钟脉冲输入端均为前 级触发器的Q端输出，由于同一瞬间各触发器Q端输出不可能一致，因而四个触 发器的动作时刻不相同，即“异步”名称的由来。端为清零端，由于各触发器 J=K=1,则每个触发器均为“翻转”功能。 2. 计数原理 下面波形图可体现该计数器的计数原理 由波形图可以看出，每当一个CP脉冲下降沿
