《ad转换器ads8320的原理与应用》由会员分享，可在线阅读，更多相关《ad转换器ads8320的原理与应用（3页珍藏版）》请在金锄头文库上搜索。
1、全一电子元瓜件应用技术研讨会击交蔡 A / D转换-N A D S 8 3 2 0的原a与应用 山东滩仿学院A 动化系 马云峰店逮玄( 2 6 1 0 4 1 ) 摘要 ADS 8 3 2 0 落。 关.词 文 章 蔺 要 介 绍 了腼 一 枷。公 司 生 产 的 辛 行1 6 位 橄 功 耗 高 速A / D 转 换 器 的 功 能 特 点 、 引 脚 排列 及工 作 时 序; 简 要 栩 述Y A D S 8 3 如与 单片 机 秘口 的 摘 租 思 ，/ D * 拓 在便挤式仪器设备中， 其数据采集系统不仅要求速度快、 精度高， 而且耍求供电电压低、 体积和 功耗小。A D 8 8 3
2、加资 B u r r 一 B i ti w A公可生产的逐次赶近式申行1 6 位徽功耗C M O S 型离速A / D 转 换器， 线性度为x 0 . 0 5 %; 其电派电 压可在2 . 7 V - 5 . 2 5 V 范圈内， 采样按率班离可达1 0 0 k H z ; 在 2 . 7 V供电和I O D k R z 采样速率下功耗为1 . B M W , 而在l o k R z 低速采样下功耗仅为0 . 3 . W; 在非转 换 软鑫 可 处 于关 闭 撰拙 火 其 功 耗可 低 至1 0 0 w w ; A D S 8 3 2 0 其 有 河 步 卒 行S P I / S S I 搜t
3、 1 ， 占 用 . 处 理 器的端口 软少; 其位动艳人信号范围为5 仅 h o v 一 ， 帐( 工作电压) ; 具有8 引脚M S O P 小体积封装。 以 上特点使A D S 8 3 2 0 非常适合于便拼式电他供电系统 中。 A D S 8 3 2 0 的 内 部 结 构 耳 弓 ! 脚 排 列 A D S 8 3 2 0的内部结构如图I 所示， 内部由果样w 保特放大器; D / A转换器、 比较器 、 移位寄存 器、 控制逻辑电路、 串 行接口电路等组成。其管脚排列如图2 所示， V e r y 为外接参考电压物人端， 十 In 、 一 ，。 为 外 接 差 动 模 拟 信 号
4、输 人 端 ， + V c c , G N D 为 供 龟 电 撅 接 人 端 , C S / S H D N 为 片 选 / 关 断 控 制 端, D C L O C K为时钟输人姗 D . . 为A / D转换的数字结果串行翰出端。 ， 次 近 、 。 器 、P3G+l i3 ,SIi ICi 串行 楼日 电路 吕1+卜 帐 6 N协 4 DC L DC A D . . . 西/ S H D N 图 f A D S 其工作时序如图3 所 刁 花 。 当茂/ S H D N 端 从 高电 平变为 低电 平 下 降 沿) 时， 芯片的 整 个 转 换和 数据传 翰过 怪被 初 始 化， D C
5、 L O C K 端的 最 初 4 . 5 一 5 ) 个时钟脉冲用 于对 输人 模 拟信号的 采样， 此时兔 端处于高阻 态: 在随 套一电予无二件应用坟术研讨奋掩丈攀 己 女 5 妇 D 刊 整个周期 叫卜 、 氏 5 !卜 - 采 样一 卜一一一一一一 转 换 叫曰 ， 。 利用时钟正边传翰数拢 D 嘟 Hi 一 2 HI Z 卜、 曰 Bll弓 ( MS B ) B 3 】 旧 月 阵 哪 1 助 月 田 . 翻 . 琳 I BI口S llB 口BI戈B14lB I 、 咖 r一一一一一一刊 图3A D S 旧 3 20 的工作时序图 后D 以 又K的下降沿， D 洲端翰出一个持续一个
6、脉冲周期的低电平信号， 用作将要输出左 / D转换 结果的 标志; 盆接若在16个DCL O C K的 控制下， 从最高位( M sB) 到最低位( 比B)依次由D .物出 1 6 位转换结果。 oc以 沈K信号的下降沿控制A / D转换结果在D .端的同步传抽， 大多数接收系统对氏， 端转 换结果戮字位流的采集在D C L O C K的上升沿进行。 当16位 转抉 结果传粉 结束后， 着厉/ sH研 幼仍为低电平且DcL o c K 端有控创抹冲 时， 在兔 .挂艘.出 转换钻果， 但此时反过来由.低位( 巧拍 ) 到.高位( 琳B)依次抽出， 宜到当 .离位抽出 出 现宜复时， D .幼变
7、成高阻态。 即一次转换数据级多翰出两次， 一次从高位到任位， 一次从低位喇 高 位。 在 一般 情况 下， 当16位转换结果抽出 完毕 后， t位西或 去掉D C L O C K 脸冲， 住结 果仅 艳出 一次。 当区/s HDN 端 接 高 电 平 ( 下 降 沿 ) 时 ， A Ds 8 3 2 。 在 关 断 橇 式 卞 低 功 耗 工 作 。 只 有 当 蕊/ s HoN 端从高电平变为低电平时， 芯片重新初始化， 进行另一次人 / D转换。 3 A D s83 20与单片机的典型接口 设计 图4 以M C S 一 51 系列单片机为例， 面出了A D 巴 8 3 20 与徽处理器的典
8、型连接圈。 A D S832O 采用 单电诬Vcc( 2 . 7 v 5 . 25v ) 供电， 外接参考电派直接由供电电愿提供， 此时模拟艳人的最大范田为 Vc 。 。 申 行接口的外部时钟DCLOC K及芯片的片 选信号魂 由 单片机的PI 口 控制产生， 转换结果由 P I . 2读取。 在其它应用中，外接参考电源可在 5 冈. V一Vct 之间选择，它同时也决定了外 接撰拟电压的最大范围。 但是过低的参考电 压虽然提离了人 / D转换的灵敏度， 但是降 低了系统的抗干扰性能， 需要连接更干净的 低嗓声电耳， 而且由于泥漂、 增益误差等原 因降低了A / D转换的线性度。例如采用 十 S
9、 V参考电像，内部嗓声干扰的典型值为 15 比B ; 而采用+ s oom V参考电派， 内部噪 声干扰的典型值达1 5 此B 。 + 2， V一+ 5 2 5 V AOS g 3 加 扩 工 1 证 J加 MC S 一 5 1 系列 公 证主 . 卜 F加 1 印F 恢拟输入 十 . n西 一 nD 认 : GND D CL O CK 困 4A O S83 20 与徽处理件的典五连接图 灸限 电 于 元皿 烤成用 终右 母吐 会 击场 县 外 接时钟b c L o c K的 频率可在24k H : 一 2 . 4 协 玉之间变化， 分别 对应于IkH : 和1 00k H : 的A / D转
10、换速率。对外接时钟的占空比没有特别要求， 只需高、 低电平的持续时间大于2 00ns。 外接模拟信号从+ In、 一 睡端 为采样周期， 差动输人信号被内部 使甘换初始化后， 前五个时钟脉冲 In屯 一 In端与内部电路断开连接。 为了 保证转 换的 跳 性度， 一 In端的电 平即 不能 低 于G N D 一 l oom v ， 也不能 离于，cND + Iv。+In 端 的电 平保证在( G N D 一 l oom v)至( V c c + 1 00m v ) 之间。 A / D 转 挽 结果， 经D CLoC K端控翻由D .端连续抽出。D 二 ， 端平时处于高阻态， 转换结 束后首先出
11、现标 志 位 亡 随 后 抽 出 从 级 高 位 封 最 底 位 的 ; 6 位 转 映 结 果 。 下面 以 MC S CS O 叱 】 尤屹K 一 51系 列 单片 机 为 例， 简 要 介 绍A Ds83 20与 单片 机 接口 的 偏程分 法。 甲 吧 W 内 J T: C L R A C 扣比 C L R口 鹿 以 从 万 艺吕 翻 加O V Jc“ 目O V 口 c Al l E Q UP I . 0 印 UP I . 1 E Q UP I . 2 岛 优 LAY 讹 L 山 二 K O E L 人 Y 民 以犯式 C， ，0 以 W司 汀 欺，场 哪 L O C K D E L
12、A Y 氏 L 咬 ) 二 K C，氏. ; 在ocL 口 ( K .产 生脉冲 ; 在 二 以冗K上升沿采样 ; 钻出D 非军则等待 J 读取场啤较抉结果 潞麒RLc献 旺 人 0: 0、 E R: ; 在DC沪c K 端 产 生 脉 冲 ; 在沉LOC K 上升沿采 祥 ; 低 8 位移人即 : 高 8 位移人 由 A C A 比 DJ目 2 5 艺】 万 BD Rl D E L 几 Y 扣 . cS R E AI ; 直到读完16位 ; 转 换和 读数绪 京， 进关断棋式 在上面的程序中， D E LAY为延时子程序乡 它决定D C L O 心 K端时钟脉冲的高、 低电平持续时间， 可以
13、根据单片 机晶振须率即 指令执行时间， 以及A / D转换频率离 抵的要求具体确定延时时间的长 短， 从而确定控制脉冲的频率。 转 换子程序C O N v ， 执衬 愁 后 进行一次棋拟信号采样和A / D 转换， 并将 16位转 换结果以高位在前、 低位在后读人Rl R O 寄存器。 . 考 文 橄 ， 美 甲 8 一 阮“ (h uP:“ 卜 。一 bro 卜co 口 )公 司 产 品 资 料 ， CD一 RO M 版 西 安 创 兴 电 子 科 技 有 限 公 司 J 99 8 2牢华. M C 5 5 1 系 列单片 机实角 接口 技术.北京挽空 扰天天学出 版社. 1 993 1 0 3
