《一种精确频率测量仪设计_图文》由会员分享，可在线阅读，更多相关《一种精确频率测量仪设计_图文（14页珍藏版）》请在金锄头文库上搜索。
1、第27卷第6期增刊2006年6月仪器仪表学报Chinese Journal of Scientific InstrumentV01.27No.6Jun.2006一种精确频率测量仪设计史坡廉德宇沈昱明(上海理工大学光学与电子信息工程学院上海200093摘要本文主要论述了采用CPLD的设计方法,在数字系统中设计精确测量频率测量仪:在采样时间内同时对标准频率信号和被测频率信号计数,采样完成后,把二者的计数值相比,再乘以标准频率就可以得到被测频率的精确值。采用这种设计方法,系统的软硬件结构简单、开发周期快、测量精度高。关键词CPI。D频率测量VHDLDesign of precision cymome
2、ter instrumentShi Po Lian Deyu Shen Y uming(College of Optics and Electronics Engineering,University ofShanghai for Science and Technology,Shanghai200093,ChinaAbstract The design of frequency measurer in numeral system is discussed in this paper.It simultaneously takes count of standard frequency si
3、gnal and frequency signal under discussion in sampling time,and compares with each other after sampling,then multiplies standard frequency for frequency signal needed.The configurations of software and hardware of system are simple,whicli has a short empolder period and a high meterage precision.Key
4、 words CPLD frequency measure VHDLN1引言无论是频率、周期还是时间间隔的数字化测量,均是基于主门加计数器的结构实现的。图1给出了这种计数式直接测量频率的原理方框图。其中,主门具有”与门”的逻辑功能。主门的一个输入端送入的是频率为Fx的窄脉冲,它是由被测信号经A通道放大整形后得到的。主门的另一个输入端送入的是来自门控双稳的闸门时间信号Ts,因为门控双稳是受时基(标准频率信号控制的,所以Ts既准确又稳定。设计时通过晶体振荡器和分频器的配合,可以获得10s、1S、0.1S 等闸门时间。由于主门的“与”功能,它的输出端只有在闸门信号Ts有效时间才有频率Fx的窄脉冲输出
5、,并送到计数器去计数,计数值为NTs/TxTsFx,它与被测信号的频率Fx成正比,由此可得:FxN/Ts.图1计数式测量频率的原理方框图2利用CPLD实现频率测量2.1CPLD测量系统设计CPLD频率计的主系统如图2所示,主要由5个部分组成:(1信号整形电路。用于对待测信号进行放大和整形,以便作为PLD器件的输入信号。(2测频电路。这是测频的核心电路模块,可以有第6期增刊一种精确频率测量仪设计1533图2CPI。D频率计系统电路图FPGA等PLD器件担任。40M的标准信号频率可直接进入FPGA。(3单片机电路模块。用于控制FPGA的测频操作和读取测频数据,并做出相应处理。单片机的Po口可以直接
6、读取测试数据,P2口向FPGA发送控制命令。(4键盘模块。一个命令键,一个复位键。(5数码显示模块。可以用8个数码管显示测试结果,考虑到提高单片机Uo VI的利用率,减低编程复杂性,提高单片机的计算速度以及降低数码显示器对主系统的干扰,可采用串行静态显示方式。2.2CPLD测频原理频率测量的方法实现可以简单地由图3说明。在图3中预置门控制信号CL可以由单片机发出,CL的时间对测频精度较小,所以可以在0.11s之间选择,在此设其宽度为TPr。BZH和TF是两个可控的32位高速计数器,BENA和ENA分别是它们的计数允许信号端,高电平有效。标准频率信号从BZH的时钟输入端BCI.K输入,设其频率为
7、Fs;经过整形后的被测信号从与BZH相似的32位高速计数器TF的时钟输入端TCLK输入,设其真实频率值为Fxe,测量频率为Fx。清零信息数据输出通道选择ENATFi.代噔Q【31驯PMUX648,盘DATEBZH和TF,进入允许计数周期。在此期间,BZH和TF分别对被测信号(频率为Fx和标准信号(频率为Fs同时计数。当TPr秒后,预置门信号被单片机置为低电平,但此时两个计数器仍没有停止计数,一直等到随后而来的被测信号的上升沿到来时,才通过D触发器将这两个计数器同时关闭。另外,CL的宽度和发生时间都不会影响计数;使能信号(START允许计数的周期总是恰好等于待测信号TCLK的完整周期数,这正是确
8、保TCLK在任何频率条件下都能保持恒定精度的关键,而且CL宽度的改变以及随机的出现时间造成的误差最多只有BCLK信号的一个时钟周期,如果BCLK由精度稳定的晶体震荡器发出,则任何时刻的绝对误差只有10S。设在一次预置门时间TPr中对被测信号的计数值为Nx,对标准频率信号的计数值为Ns,则式(1成立:Fx/Nx=Fs/Ns (1得出频率为:Fx=(Fs/NsNx(2最后通过控制SEL选择信号和64位至8位的多路选择器MUX648,将计数器BZH和TF的两个32位数据分8次读入单片机再按式(2进行计算和结果显示。3频率的测量在图4中输入端为D触发器,其作用是:单片机发出预置门信号CL(即允许测频命
9、令给D触发器,即令预置门控制信号为高电平,但是,这时触发器要一直等到被测信号的上升沿通过时Q端才被置1,与此同时将启动两个计数器。图3频平计主径臻构图4频率计测控原理图测试开始前,首先发出一个清0信号CLR,使两个计数器和D触发器置0,然后由单片机发出允许测频cOUNT32(程序N由VHDL语言生成为32位命令,即令预置门控制信号CL为高电平,这时D触发高速计数器,它包含32位计数器和32位锁存器两部器要一直等到被测信号的上沿通过时Q端才被置1分,tIN+COUNT32相同。(即SRART为高电平;与此同时,将同时启动计数器(下转第1543页卜删阳谶第6期增刊远程测试系统与测试数据的安全传输1
10、543定的时间内操作仪器,采集数据,并将测试数据传人服务器。数据传输时采用混合加密系统进行加密和数字签名。接受方客户端进行解密和身份认证后进行数据的处理分析。5结语远程测试系统是综合运用计算机网络技术、通信技术和测试技术等多学科技术开发的自动化测试系统,实现了网络资源共享和数据的远程浏览,实现了远程数据采集和远程操控仪器,同时考虑了测试系统的安全性。本文设计的DES和RSA的混合加密方式兼1i1.。,1111lol。1ii,w|1IIh。Ith。I oI_+。t。I-II。II 有加、解密处理速度快的常规密码体制的优点和不需要进行密钥秘密分配且保密管理,密钥量也较少的优点,在远程测试系统中用于
11、用户身份认证、数据加密,并结合防火墙等技术,有效地保证了测试网络的安全运行。参考文献1徐力,韩慧莲.基于B/S结构的虚拟仪器测试平台研究EJ3.电子测量与仪器学报,2002,16(增刊:675679.1-23William Stallings.密码编码学与网络安全:原理与实践(2版J.杨明,胥光辉,齐望东,等,译.北京:电子工业出版社,2001.(上接第1533页终端为MUX64(程序可由VHDL语言生成是一个8路8位的多路选择器,它通过SEL信号将计数器的64位数据分8次送到单片机中进行运算和结果显示,它们都是由VHDI。语言生成。Ref幽!I囫觚嵝!】Inle|val哑堕妒lcll0嗍唧唧
12、唧唧唧唧哪唧唧唧咖哪f 睁-c”_卜c10_J睁6cll0秽Imu嘟3|弘D1瑚17耐帆耐31DB D17丑8。麟嘣l,图5频率计测控时序图5时序图中TCLK为被测频率,BCLK为标准频率为100MHz,CI。为预置门控制信号,CLR为清0信号。首先,测试开始前发出气概0信号,使两个计数器和D触发器置0,然后单片机发出允许测频命令,即令预置门控制信号为高电平,这时D触发器要等到被测信号的上升沿通过时Q端才被置1,与此同时,两个计数器启动,如上图的允许计数周期,开始计数。在此期间,两个计数器分别对被测信号(频率为Fx和标准信号(频率为Fs同时计数后,预置门信号被单片机置为低电平,但此时两个计数器
13、仍没有停止计数,一直等到随后而来的被测信号的上升沿到来时,才通过D触发器将这两个计数器同时关闭。另外,CL 的宽度和发生时间都不会影响计数;使能信号允许计数的周期总是恰好等于待测信号TCLK的完整周期数,这正是确保TCLK在任何频率条件下都能保持恒定精度的关键,而且CL宽度的改变以及随机的出现时间造成的误差最多只有BCLK信号的一个时钟周期,如果BCLK由精度稳定的晶体震荡器发出,则任何时刻的绝对误差只有10。8秒。标准信号频率值为Fs= 40MHz,被测信号频率为Fx(160MHz。在图5允许计数周期内,对被测信号的计数值为Nx=17,对标准信号的计数值为Ns=1700,得Fx/Fs=Nx/
14、Ns,可以推出:Fx=FsNx/Ns一40M*17/1700=0.4M通过MUX64是一个64位至8位的多路选择器,它通过SEL信号将计数器的64位数据分8次送到单片机中进行运算和结果显示。4结论基于CPLD的精确频率测量仪设计,利用XC95108芯片,通VHDL硬件描述语言,生成相应的频率计硬件电路,在采样时间内,完成对标准频率和被测频率的计数,把二者的计数值相比,再乘以标准频率就可以得到被测频率的精确值。参考文献F1J.Bhasker.Verilog HDL综合实用教程:A Practical PrimerM.北京:清华大学出版社,2004.2周立功,夏宇闻.单片机与CPLD综合应用技术E
15、M.北京:北京航空航天大学出版社,2003. 一种精确频率测量仪设计作者:史坡, 廉德宇, 沈昱明, Shi Po, Lian Deyu, Shen Yuming作者单位:上海理工大学光学与电子信息工程学院,上海,200093刊名: 仪器仪表学报英文刊名:CHINESE JOURNAL OF SCIENTIFIC INSTRUMENT年,卷(期:2006,27(z2被引用次数:1次参考文献(2条1.J Bhasker Verilog HDL综合实用教程:A Practical Primer 20042.周立功.夏宇闻单片机与CPLD综合应用技术 2003相似文献(10条1.期刊论文陈菊萍.于莲芝.李蛟.CHEN JUPING.YU LIANZHI.LI JIAO基于CPLD的精确频率测量仪设计-微计算机信息2007,23(23本文主要论述了采用CPLD的设计方法,在数字系统设计精确测量频率测量仪的一种设计:在采样时间内同时对标准频率信号和被测频率信号计数.采样完成后,把二者的计数值相比,再乘以标准频率就可以得到被测频率的精确值.2.期刊论文基于CPLD与单片机的等精度频率测量-长春师范学院学报(自然科学版2
