《半导体集成电路_03集成电路基本制造工艺》由会员分享，可在线阅读，更多相关《半导体集成电路_03集成电路基本制造工艺（67页珍藏版）》请在金锄头文库上搜索。
1、半导体 集成电路,上节课内容要点,双极集成电路的基本工艺 双极集成电路中元件结构,2019/11/2,p,n+,n-epi,n+,P-Si,n+-BL,P+,P+,双极集成电路的基本工艺,2019/11/2,A,A,四层三结结构的双极晶体管,双极集成电路中元件结构,2019/11/2,E,C,B,相关知识点,隐埋层的作用、电隔离的概念、寄生晶体管,本节课内容,MOS集成电路的工艺,P阱CMOS工艺,BiCMOS集成电路的工艺,N阱CMOS工艺,双阱CMOS工艺,2019/11/2,MOS晶体管的动作,MOS晶体管实质上是一种使 电流时而流过，时而切断的开关,n+,n+,P型硅基板,栅极（金属）
2、,绝缘层（SiO2）,半 导 体 基 板,漏极,源极,N沟MOS晶体管的基本结构,MOSFET的基本结构,2019/11/2,silicon substrate,source,drain,gate,oxide,oxide,top nitride,metal connection to source,metal connection to gate,metal connection to drain,polysilicon gate,doped silicon,field oxide,gate oxide,MOS晶体管的立体结构,2019/11/2,在硅衬底上制作MOS晶体管,silicon s
3、ubstrate,2019/11/2,2019/11/2,silicon substrate,oxide,photoresist,2019/11/2,Shadow on photoresist,photoresist,Exposed area of photoresist,Chrome plated glass mask,Ultraviolet Light,silicon substrate,oxide,2019/11/2,2019/11/2,Shadow on photoresist,显影,2019/11/2,腐蚀,2019/11/2,silicon substrate,oxide,oxid
4、e,silicon substrate,field oxide,去胶,2019/11/2,2019/11/2,polysilicon,2019/11/2,gate,gate,ultra-thin gate oxide,polysilicon gate,2019/11/2,photoresist,Scanning direction of ion beam,Implanted ions in photoresist to be removed during resist strip.,source,drain,2019/11/2,2019/11/2,自对准工艺,在有源区上覆盖一层薄氧化层 淀积多
5、晶硅，用多晶硅栅极版图刻蚀多晶硅 以多晶硅栅极图形为掩膜板，刻蚀氧化膜 离子注入,2019/11/2,2019/11/2,2019/11/2,2019/11/2,完整的简单MOS晶体管结构,2019/11/2,CMOSFET,P型 si sub,n+,gate,oxide,n+,gate,oxide,oxide,p+,p+,2019/11/2,主要的CMOS工艺,VDD,P阱工艺,N阱工艺,双阱工艺,N-,P+,P+,N+,N+,P+,N+,VSS,VOUT,VIN,VDD,P-,P+,P+,N+,N+,P+,N+,VSS,VOUT,VIN,N-Si,P-Si,N-,I-Si,N+-Si,20
6、19/11/2,掩膜1： P阱光刻,2019/11/2,具体步骤如下： 1生长二氧化硅（湿法氧化）：,Si(固体)+ 2H2O SiO2（固体）+2H2,2019/11/2,氧 化,2019/11/2,2P阱光刻：,涂胶,腌膜对准,曝光,光源,显影,2019/11/2,2019/11/2,硼掺杂（离子注入）,刻蚀（等离子体刻蚀）,去胶,P+,去除氧化膜,3P阱掺杂：,2019/11/2,2019/11/2,2019/11/2,掩膜2： 光刻有源区,有源区：nMOS、PMOS 晶体管形成的区域,P-well,P-well,淀积氮化硅 光刻有源区 场区氧化 去除有源区氮化硅及二氧化硅,SiO2隔离
7、岛,2019/11/2,有源区,deposited nitride layer,有源区光刻板 N型p型MOS制作区域 (漏-栅-源),2019/11/2,1. 淀积氮化硅：,氧化膜生长（湿法氧化）,涂胶,有源区光刻板,2. 光刻有源区：,2019/11/2,氮化硅刻蚀去胶,3. 场区氧化：,场区氧化（湿法氧化）,2019/11/2,掩膜3： 光刻多晶硅,去除氮化硅薄膜及有源区SiO2,P-well,栅极氧化膜,多晶硅栅极,生长栅极氧化膜 淀积多晶硅 光刻多晶硅,2019/11/2,生长栅极氧化膜,淀积多晶硅,涂胶光刻,多晶硅光刻板,P-well,多晶硅刻蚀,2019/11/2,掩膜4 ：P+区
8、光刻,1、P+区光刻 2、离子注入B+，栅区有多晶硅做掩蔽， 称为硅栅自对准工艺。 3、去胶,P-well,P+,N+,N+,P+,N-Si,P-well,2019/11/2,P+,硼离子注入,去胶,2019/11/2,掩膜5 ：N+区光刻,1、N+区光刻 2、离子注入P+，栅区有多晶硅做掩蔽， 称为硅栅自对准工艺。 3、去胶,P-well,P+,N+,N+,P+,N-Si,P-well,P-well,P+,P+,N+,N+,2019/11/2,2019/11/2,掩膜6 ：光刻接触孔,1、淀积PSG. 2、光刻接触孔 3、刻蚀接触孔,P-well,P+,N+,N+,P+,N-Si,P-wel
9、l,磷硅玻璃（PSG),2019/11/2,掩膜6 ：光刻接触孔,淀积PSG,光刻接触孔,去胶,2019/11/2,2019/11/2,掩膜7 ：光刻铝线,1、淀积铝. 2、光刻铝 3、去胶,P-well,P-well,P+,P+,N+,N+,2019/11/2,P-well,P+,P+,N+,N+,场氧,栅极氧化膜,P+区,P-well,N-型硅极板,多晶硅,N+区,2019/11/2,Example: Intel 0.25 micron Process,5 metal layers Ti/Al - Cu/Ti/TiN Polysilicon dielectric,2019/11/2,Int
10、erconnect Impact on Chip,2019/11/2,掩膜8 ：刻钝化孔,Circuit,PAD,CHIP,双阱标准CMOS工艺,P+,p-epi,p well,n well,p+,n+,gate oxide,Al (Cu),tungsten,SiO2,SiO2,TiSi2,field oxide,增加器件密度 防止寄生晶体管效应（闩锁效应）,p-epi,P阱,n+,STI,TiSi2,STI,深亚微米CMOS晶体管结构,STI,STI,STI,N阱,n-,n+,n-,p+,p-,p+,p-,源/漏扩展区,浅槽隔离,侧墙,多晶硅硅化物,2019/11/2,功耗,驱动能力,CMO
11、S,双极型,Bi-CMOS,BiCMOS集成电路工艺,2019/11/2,BiCMOS工艺分类,以CMOS工艺为基础的BiCMOS工艺 以双极工艺为基础的BiCMOS工艺。,2019/11/2,以P阱CMOS工艺为基础的BiCMOS工艺,NPN晶体管电流增益小； 集电极的串联电阻很大; NPN管C极只能接固定电位，从而限制了NPN管的使用,2019/11/2,以N阱CMOS工艺为基础的BiCMOS工艺,NPN具有较薄的基区，提高了其性能； N阱使得NPN管C极与衬底隔开，可根据电路需要接电位 集电极串联电阻还是太大，影响双极器件的驱动能力,在现有N阱CMOS工艺上增加一块掩膜板,2019/11
12、/2,以N阱CMOS工艺为基础的改进BiCMOS工艺,使NPN管的集电极串联电阻减小56倍； 使CMOS器件的抗闩锁性能大大提高,2019/11/2,三、后部封装 （在另外厂房） （1）背面减薄 （2）切片 （3）粘片 （4）压焊：金丝球焊 （5）切筋 （6）整形 （7）所封 （8）沾锡：保证管脚的电学接触 （9）老化 （10）成测 （11）打印、包装,2019/11/2,金丝,劈,加热,压,焊,2019/11/2,三、后部封装 （在另外厂房）,2019/11/2,2019/11/2,作业：,1. 课本P14，1.2题,2. 下图是NMOS晶体管的立体结构图，请 标出各区域名称及掺杂类型，并画出这个器件的版图（包括接触孔和金属线）。,3. 名词解释： MOS NMOS PMOS CMOS 场氧、有源区、硅栅自对准工艺,
