《通信原理课程设计72243》由会员分享，可在线阅读，更多相关《通信原理课程设计72243（16页珍藏版）》请在金锄头文库上搜索。
1、 南华大学通 信 原 理 课 程 设 计 题目：基于TDA5100 FSK/ASK 发射器 指导老师：李圣 班 级：电子信息01班 姓 名：滕杨 学 号：20109470106 绪论TDA5100是infiineon公司推出的单片ASK/FSK发射器，芯片内集成有晶体振荡器.压控振荡器.相位检波器.分频器.功率放大器等电路；频率范围为868-870MHz和433-435MHz。电源电压为2.1-4V，电流小于7mA，提供低功耗模式，可选择石英晶体振荡器为微控制器提供可编程的分频时钟输出。可用于无健进入系统.遥控系统.通信系统和安防等系统中。 目录 1.芯片简介 .1 1.1 芯片说明.1 1.
2、2 芯片参数.12.引脚功能描述.1 引脚定义和功能.23.内部结构与工作原理.6 1、内部结构.6 2.工作原理.6 2.1晶体振荡器.7 2.2功率放大.7 2.3低功耗检测.8 2.4功率模式.8（1）掉电模式.8（2）锁相环.8（3）传输模式.9（4）功率模式控制.10 2.5 ASK和FKS调制.114. 电路原理图和PCB图.11 原理图 .11 PCB图.125.心得体会.126.参考献.13一 芯片简介 1.芯片说明 TDA5100A是一种单芯片ASK为315兆赫频段发射。该IC提供了高集成度，只需少量的外部元件。该器件包含一个完全集成的PLL合成器和一个高效率的功率放大器来驱
3、动环形天线。一个特殊的电路设计和独特的功放设计用来保存当前的消费，因此，以节省电池生活。此外像省电模式，低功率检测和分裂的时钟输出功能的实现TDA 5100已经实施了25GHz的硅双极工艺（西门子法“B6HF”）。它支持高达100KB / s，使用ASK和高达40KB / s，使用FSKdigital调制数据速率所有低功率器件（LPD）的无线应用。基本结构是一个带有完全集成的片上VCO的频率在PLL频率在869MHz范围的合成器电路。这个频率被划分为基于13.5MHz参考频率的64等分，或分为基于一个6.8MHz参考频率的128等分。功率放大器工作在869MHz时是驱动的一个操作隔离驱动的VC
4、O。在434MHz的运行时是通过先除以两个VCO的频率。功率放大器是一个C类配置。它经过提供高功率效率。无论是通过调制在FSK调制应用的参考振荡器频率或通过调制载波幅度在ASK应用中使用数字输出电源控制引脚 2.芯片参数 频率选择范围：433-435 MHz and 868-870 MHz 完整压控振荡器和锁相环合成器 高效功率放大器 输出电压 ：+4dBm (434MHz), +1dBm (869MHz) 供应电压范围：2.1 V - 4.0 V 最小供应电流：IS=6.9mA 最快上升时间：1ms二 引脚功能描述引脚定义和功能引脚标号符号接口示意图1PDWN接口SchematicDisab
5、le针发射电路。 PDWN 1.5V发射器可以访问所有功能。 PDWN输入将被拉升由40A通过设置FSKDTA或ASKDTA内部逻辑高状态。2LPD此引脚提供输出指示电源电压VS低压状态。 VS 1.5V或开放使PA。 ASKDTA 0.5V禁用PA7FSKDTA数字频率调制可以传授给XO这个引脚。根据不同的参考VCO振荡频率。 FSKDTA 1.5V或开放将设置FSKOUT切换到高阻抗状态。8CLKOUT输出提供一个外部设备。一个外部上拉电阻，必须按照对外部设备的驱动需求增加。一个3.39MHz的时钟频率可以选定在CLKDIV输入，PIN9逻辑低。逻辑高或在CLKDIV输入一个开放将导致一个
6、847.5kHz CLKOUT的频率。9CLKDIV该引脚用于选择所需的CLKOUT时钟分频信号。逻辑低CLKDIV 1.5V或公开选择847.5kHz输出信号。10COSC该引脚连接到参考振荡器电路。参考振荡器配置的负阻抗转换器的类型。它提出了一系列一个在COSC引脚电感负电阻11FSKOUT该引脚是由在7脚FSKDTA信号激活开关。该开关是关闭的逻辑在FSKDTA脚低。它是开放的逻辑高或在FSKDTA输入打开。 FSKOUT将切换额外电容与参考晶体拉网由在设计FSK发送器的输出频率频移量的晶体产生的频率12FSKGND为FSK调制输出FSKOUT的接地。13PAGND为功率放大器的接地。所
7、有功率放大器的RF接地线应连接到该管脚。14PAOUT射频发射器输出引脚。直流路径VS必须由天线匹配网络提供。15FSEL该引脚用于选择所需的发射频率。 FSEL 1.5V或开路就会转换成发射器的869MHz模式。16CSEL该引脚设置为逻辑低（CSEL 1.5V或开路）使用13.5MHz参考频率三内部结构与工作原理内部结构 工作原理 TDA1脚是发射电路使能控制端当PDWN0.7V时关闭所有发射器功能。通过ASKDAT端把数字调幅信号加到功率放大器（PA）或者通过FSDAT把数字调频信号加到加到晶体振荡器电路。VCO根据基准振荡器的频率跟着变化，当FSKDAT1.5V或者开路时将设置FSKO
8、UT开关到高阻状态，CLKOU为时钟输出的端，当CLKDIV输入逻辑低电平时CLKOUT的输出频率为3.9HZ,当CLKDIV输入逻辑高电平或者开路时，CLKOUT输出的时钟频率为847.5HZ 4.1 PLL合成该锁相环频率合成器构成的电压控制振荡器（压控振荡器） ，异步分频器链，相位检测器，电荷泵和一个环路滤波器。这是全面实施芯片。调谐电路的压控振荡器构成- 荷兰螺旋电感和变容二极管是对芯片。因此，没有任何外部元件是必要的。压控振荡器是630兆赫。振荡器的信号是向合成分压器链和功率放大器。整体分工的比例，异步除法链是64 。第一阶段探测器是一个IV型钯与电荷泵。无源环路滤波器是实现了芯片。
9、在所有315 MHz的申请， CSEL引脚没有连接（逻辑高） 。4.2晶体振荡器晶体振荡器的运作，在9.84兆赫。频率615 kHz或2.46 兆赫，可在时钟输出CLKOUT（引脚8 ） ，以推动时钟输入一个微控制器。 频率CLKOUT （引脚8 ）是控制信号CLKDIV （引脚9 ）CLKDIV （引脚9 ）CLKOUT频率低2.46MHZ打开615MHZ1 ）低：电压引脚 0.2 v 2 ）开放：开放的引脚实现FSK信号的传输，振荡器的频率，可以由一个失谐固定数额由开关1外部电容通过FSKDTA （引脚11 ） 。 条件开关控制信号FSKDTA（引脚7 ） 。 FSKDTA （引脚7 ）的FSK开关FSKDTA（pin7）FSK开关低封闭开，高打开1 ）低：电压引脚 1.5伏特4.3功率放大器在315兆赫，功率放大器是压控振荡器的频率除以2 。功率放大器直接从电压控制振荡器。这是控制FSEL
