《抗内部存储单元失效的32位微处理器的研究与实现》由会员分享，可在线阅读，更多相关《抗内部存储单元失效的32位微处理器的研究与实现（76页珍藏版）》请在金锄头文库上搜索。
1、华中科技大学 硕士学位论文 抗内部存储单元失效的32位微处理器的研究与实现 姓名：胡婷婷 申请学位级别：硕士 专业：软件工程 指导教师：雷鑑铭 2011-01-17 华 中 科 技 大 学 硕 士 学 位 论 文 华 中 科 技 大 学 硕 士 学 位 论 文 I 摘 要 随着科学技术的飞速发展，微处理器被广泛的使用，作为微处理器中的关键器 件存储单元的可靠性受到越来越多的关注。由于存储器件其本身的特性，容易 产生SE（Software error）和HE(Hardware error)，而存储单元失效的最主要原因是SE。 所谓SE就是，存储单元受到粒子的辐射从而引起单粒子翻转，从而造成存储单
2、元 的失效。因此抗存储器件失效成为目前高可靠微处理器设计中的关键。 针对上述问题，本文首先对处理器的体系结构进行了优化，采用经典的 RISC 架 构，32 位指令集，三地址格式，小端方式存储。在设计中引入了流水线技术，加大 了微处理器的吞吐率，使得部分硬件得以共享，提高了使用率。乘法器部分采用改 进的 BOOTH 算法，与微处理器的性能更加匹配，更加适合高速设备。对于不同的 中断情况，设计了 7 种操作模式，在内部存储系统里面都分配有专门的使用地址， 便于异常的进入和返回。在抗存储单元失效方面，对奇偶校验码、循环冗余码、 Hamming 码以及改进 Hamming 码这几种 EDAC(Erro
3、r Detection and Correction Code) 技术进行了研究和比较。由于内部存储单元一般是单位错很少发生连续多位错误， 选取改进的 Hamming 码进行检错纠错.改进 Hamming 码其平均无故障工作时间和误 检率均优于其他几种。 在设计的实现方面，采用 Verilog HDL 硬件描述语言对微处理器进行 RTL 级的 编写并通过加入 EDAC 模块来实现抗存储单元失效的功能。通过使用 Debussy 进行 信号跟踪和结构改进，然后在 Modelsim 上进行指令的仿真和测试。为了模拟存储单 元受到粒子的影响而产生的存储信息位的翻转，对存储单元随机故障注入 ，证明 设计
4、达到了抗存储单元失效的功能。最后，对代码使用综合工具进行综合，完成抗 内部存储单元失效的 32 位微处理器的设计。 关键词：关键词：微处理器，存储单元，抗失效，流水线，检错纠错码 华 中 科 技 大 学 硕 士 学 位 论 文 华 中 科 技 大 学 硕 士 学 位 论 文 II Abstract With the rapid development of science and technology, microprocessor is extens -ive use, the reliability of the storage unit which is the key device o
5、f microprocessor gets more and more attention. SE is the main reason for the failure of the storage unite. SE is that storage unit gets radiation ofparticle, which caused single particle flip, causing the failure of storage unit. Therefore anti- failure storage device become the key of high reliabil
6、ity of microprocessor design. In view of the above questions, this paper firstly optimized the system structure of microprocessor, which using classical RISC architectures, 32-bit instruction set, three address format and little-endian Storage pattern . the design of microprocessor use pipelining te
7、chnology, which can increased the throughput of the microprocessor and made part of hardware to be sharing. The multiplier of microprocessor adopts imp -roved Booth algorithm, which improvement matching rate between the microprocess - or and multiplier, make it more suitable for high speed equipment
8、. In this design use seven operation modes for different interrupt circumstance, every mode has assigned special address in the internal storage system, which use to facilitate enter and returns of abnormal program. For anti failure of storage unit, this paper do the research of several EDAC. Due to
9、 internal storage unit generally occurs units fault and rarely continuous errors, so selects improved Hamming codes for inspection wrong error correction. The average trouble-free time and the mistake examining rate of improved Hamming codes is better than others. The design of RTL rank of microproc
10、essor is realized by the Verilog HDL and by joining EDAC module to realize the function of anti storage unit failure. By using Debussy to tracking signal and improving the structure, then use Modelsim to simulate instruction and testing. Do stochastic malfunction infuse in storage units to prove tha
11、t design has anti storage unit failure functions. Finally, 32-bitsmicroprocessor with inside anti-failure storage unit is implemented by Integratedtools. Keywords: microprocessor, storage unit, anti-failure, pipelining, EDAC 独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究 工作及取得的研究成果。尽我所知，除文中已经标明引用的内容外， 本论文不包含任何其他
12、个人或集体已经发表或撰写过的研究成果。 对 本文的研究做出贡献的个人和集体，均已在文中以明确方式标明。本 人完全意识到本声明的法律结果由本人承担。 学位论文作者签名： 日期： 年 月 日 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定， 即： 学校有权保留并向国家有关部门或机构送交论文的复印件和电子 版，允许论文被查阅和借阅。本人授权华中科技大学可以将本学位论 文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印 或扫描等复制手段保存和汇编本学位论文。 保 密， 在_年解密后适用本授权书。 不保密。 （请在以上方框内打“” ） 学位论文作者签名： 指导教
13、师签名： 本论文属于 华 中 科 技 大 学 硕 士 学 位 论 文 华 中 科 技 大 学 硕 士 学 位 论 文 1 1 绪 论 1.1 课题研究背景 1947第一个晶体管诞生，到现在半导体技术经历了60多年的时间，有了突飞 猛进的发展。ASIC 技术的迅速发展使得芯片集成度有了大幅度提升，CPU 可以集 成在单片半导体芯片上微处理器。现在，数码产品、家用电器、工业数控以及军 用导弹控制系统等很多领域都用微处理器作为核心部件，随着微处理器使用得越来 越广泛，其使用环境也变得越来越复杂环境，外部的电磁和辐射比室内更严重,存 储单元作为微处理器的主要组成器件，它的失效会对微处理器的可靠性构成很
14、大的 威胁。根据调查显示，存储单元在微处理器芯片中所占的面积达到了40 70%， 因此，提高存储单元的抗失效率可以在很大程度上提高微处理器的可靠性1。 根据研究发现，存储单元的错误分为两种，分别是 SE2（Software error）和 HE2 (Hardware error)，其中由粒子引起的 SE 对存储单元可靠性构成主要威胁。 在 ASIC 的组成材料中会含有某些放射性物质，他们在衰变的同时可能会产生粒 子3,4,5，这些粒子会在硅片的内部激发出非常多的电子空穴对，使得存储单元内部 状态发生随机的翻转，就是所谓的 SEU6,7（Single Event Upset） 。 美国 Ferm
15、i 实验室对于存储单元失效率进行了测试，试验对象是大型计算机 ACPMAPS内部包含有160GDRAM的存储器， 跟踪研究数据显示， 计算机内部存储 单元产生随机翻转的概率是 3 7 10 bit/hour 。虽然目前使用特殊的 VLSI 设计工艺， 可以实现存储器件防辐射、抗干扰，从根本上降低存储单元的失效率1，但是所需 成本太高，不能大规模使用。由 SE 引发的存储单元的随机错误，并不是永久性的， 这种错误如果没有及时纠正，会影响微处理器的正确运行，一般可以通过重新将数 据写入进行修复。针对 SEU 所引起的存储单元失效问题，可以通过在电路设计的 时候加入硬件冗余来实现抗存储单元失效。在抗
16、存储单元失效方面常用的硬件冗余 华 中 科 技 大 学 硕 士 学 位 论 文 华 中 科 技 大 学 硕 士 学 位 论 文 2 技术是三模冗余8和 EDAC9技术，可以具体针对不同的存储设备进行使用。其中 EDAC 技术更为常见。 EDAC 技术由 Shannon 在其 1984 年发表的论文 A Mathmatical Theory of Communication10 中首次提出， 同时他还指出： 假设如果能够选取恰当的纠错码， 那么，就有可能实现在各种信道上传输的误码率减小到任意量，但是只是停留 在理论层面上。在 50 年代初，Hamming、Slepian、Prange 等人使 Shannon 的 这一理论得以具体的实现，随着越来越多的学者加入研究的行列，使得近 60 年检 错纠错码技术得到飞速的发展， 在抗存储单元失效领域得到广泛的使用。 对于 SEU 引起存储器中信息位翻转，检错纠错码可以有效的降低存储单元的失效率。 因此，在降低微处理器的存储单元失效率
