pcb与高速电路设计

《pcb与高速电路设计》由会员分享，可在线阅读，更多相关《pcb与高速电路设计（33页珍藏版）》请在金锄头文库上搜索。

1、PCB及高速电路设计,主讲人：杨学友 教授,电磁兼容高速电路,第九章 PCB及高速电路设计,本章主要内容： 电路板布局 电路板布线 高速电路基本元件等效模型 高频信号布线,9.1电路板的布局,目的：保证每个不同的功能块互不干扰。 主要电路模块：数字部分（单片机及其他数字器件）；模拟部分（模拟信号采集及放大部分）；大功率部分（电机驱动等大电流部分）。 原则：功能相同部分尽量放在一起。,电源入口,优点及改进,优点：电路互相隔离，功率部分电流最大，靠近电源。 小电流模块在最末端，其它模块不干扰。 改进：每个模块都有独立的电源和地线。隔离最彻底。,9.2 电路板的布线,电源部分：这是电路中最重要的部分

2、，一个稳定的电源电路是这个电路稳定工作的基础。 关于电源入口的处理：最好加上一个滤波电路。（包括高频（开关电源）和低频（50hz工频）,案例,8051单片机复位部分走线不好故障 案例：某单板，需要控制较大功率继电器，单片机控制继电器时，很容易引起单片机复位。 分析：51单片机低电平复位，电源线直接从电源部分引入，且此电源走线也简单引入继电器控制端，当继电器控制时，需要较大电流，直接从复位电容中抽取电荷，复位有高电平变为低电平，从而引起单片机复位！ 修改：复位和继电器走线分开即可！,几种滤波电路,型滤波电路：电容-电感-电容,谐振原因及使用注意事项,U0/Ui=(1/sC) /(sL + 1/s

3、C) = 1/(LCs2+1) S=jw =j2f 当S2=-4*f =LC时，U0/Ui无穷 大。 注意事项：被滤波的电源电路中最好没有和谐振点重合的频率，否则需要在电感上并联二极管或者并联一个电阻消除谐振。,其他,一阶低通滤波电路：包括电解电容、0.1u电容滤波。 低通滤波：频率响应。,电源线和地线的宽度,原则：1A电流至少需要1mm宽的电源线。 地线尽量宽，保证地电阻最小。 双面板：top层元件，bottom层最好有一层较为完整的地 多层板：有一个或多个完整的地平面。 不推荐使用单面板，目前单面板和双面板价格相差很小。,去藕电容和旁路电容的概念,去藕电容：藕表示2个对象的连接。去藕电容就

4、是在2个相互连接对象之间所加的电容。比如集成块电压入口处所加的电容。 旁路电容：一般来说是滤去信号中某一些频率分量所加的电容，这些频率分量通过旁路电容导入到GND。,旁路电容的来源,旁路电容不是理论概念，而是一个经常使用的实用方法，在50 - 60年代，这个词也就有它特有的含义，现在已不多用。电子管或者晶体管是需要偏置的，就是决定工作点的直流供电条件。例如电子管的栅极相对于阴极往往要求加有负压，为了在一个直流电源下工作，就在阴极对地串接一个电阻，利用板流形成阴极的对地正电位，而栅极直流接地，这种偏置技术叫做“自偏”，但是对（交流）信号而言，这同时又是一个负反馈，为了消除这个影响，就在这个电阻上

5、并联一个足够大的点容，这就叫旁路电容。,去藕电容和旁路电容,1）电源部分去藕电容：在进入每个芯片时，一般在电源和地部分加上一个去藕电容。2个作用： a）防止电源部分的干扰进入芯片 b）防止芯片产生的干扰影响电源 2）旁路电容：一般是为了去掉某种频率分量。 3）去藕电容和旁路电容的摆放位置。,9.3 高速电路基本元件等效模型,1 基本概念 1）高频信号：当信号频率大于100M时或信号的上升沿时间1/(*tr)100Mhz，tr3.185ns 2）高速电路 当电路中的数字信号在传输线上的延迟大于1/2 上升时间时，就叫做高速电路 举例： 比如信号上升时间Tr=1ns，信号线长度x，信号线上速率1.

6、5*108m/s，1ns时间内电磁波走了0.15m=15cm，所以信号线长度大于7.5cm，则成为高速电路,高速电路中的RLC元件,电阻的等效模型 高速情况下，需要考虑其引脚的等效电感。 直插电阻ESL大，一般封装越大，ESL越大。高速时使用小封装0402、0603等 假设ESL=1nH，R=10ohm f=100Mhz ZL=2*f*ESL=0.628 ohm f=1GHz ZL=6.28ohm,电感的等效模型,考虑电感值即可，电感值越大，ZL越大，对高频信号的阻挡作用越明显。不考虑ESR，则电感在高频电路中呈现纯感性。ZL= 2fL,电容的等效模型,正常下，ESR很小，几十毫欧姆级别，在L

7、DO输出电容设计时考虑。 ESL主要是引脚等效电感。 电解电容ESL大，并且和容值相关，容值越大，体积越大，ESL、ESR越大；陶瓷电容ESL、ESR较小。 考虑为什么高频电路需要选用容值较小的陶瓷电容。,L、C串联： Z = 1/sC + sL = (1 + L*C*s2)/sC 极值为 L- 1/Cs2=0 f0=1/2sqrt(LC) 等效阻抗在f0时最小，小电容LC小，所以高频时用。 考虑低通滤波器 在f0处，滤波效果最好！,高速线（传输线）的模型,1）高速信号线：相对于参考（PCB中的地、电源）平面，被认为是RLC的组合，RLC是单位长度上的RLC量 2）高速电路中的信号线需要考虑传

8、输线效应；也就是高频信号（通常100MHz）应该考虑传输线 3）传输线理论及模型：当传输信号的信号线的长度大于该信号波长（工程上取波长的1/20）时，此信号线就是传输线。传输线模型如下图（R3是匹配电阻）：,4）特征阻抗（匹配电阻）：信号线上某一点上瞬时电压和瞬时电流的比值，传输线模型的R L C是单位长度上的度量。反映在PCB电路板就是TRACK的特性。只要分布参数恒定，特种阻抗固定。公式如下： Z0 = SQRT（L0 / C0） 5）信号线延迟：信号从源端经过导体到达终端的时间。 T0 = SQRT（L0*C0） V = C / SQRT(E) c：光速 E：电介质常数 T = S /

9、V S:信号线长度 经验值：1ns，电磁波在PCB上走的距离为17cm,高速电路的影响,信号完整性：信号线上的信号质量SI 过冲：包括上升沿过冲和下降沿过冲，过冲分析见RLC串联电路分析（集总模型）。微波理论中使用反射解释过冲。 器件datasheet中有对输入参数有要求！ 对于3.3V器件，经常要求 -0.3VinVCC+0.3 Vcc=3.3 +/- 0.3，如果Vin不在这个范围内，可能导致器件损坏,续,1）地弹：多个IO同时动作，或单个IO大电流快速输出；地回路如有电感存在，会导致地弹，影响地平面参考的稳定性。（正常地平面Z=0） V=Ldi/dt 2）串扰 串扰例子 使用排线传输23

10、2信号，发送线和接收线紧邻，当发送据时，在接收线上有和发送数据相同的较大信号，导致接收到的数据和发送数据相同。 两根长距离紧邻走线，线越长，相互间的等效电感、电容耦合越大，则高速信号越容易通过。,9.4 高速电路设计技术,理论分析 RLC串联电路集总模型：将分布参数集中可以方便分析。 RLC电路的阶跃信号响应： 1）欠阻尼：R太小(反射和振铃) 2）过阻尼：R太大（反射） 3）临界： R=sqrt（L/C）,1.端接技术： 短传输线：当最小数字脉宽大于传输线的延迟，称为短传输线；长传输线反之。 短传输线：使用源端匹配 长传输线：使用终端匹配，比如CATV电缆输入端一般接75ohm终端匹配,信号

11、线延迟的计算： 如果要求信号上升沿的长度不能 大于2ns 则由公式 v = C/sqrt(E) ,E=4.5左右， 则v等于1.5 x 108 m/s ，2x1.5x0.1=30cm * 对于百兆信号，小于1ns，则信号线 长度不能大于15cm，并且按照长短 传输线进行相应的端接匹配。 现代电路设计，PCB越来越小，所以板内多采用源端匹配，对于50ohm高速电路，串接电阻多为33ohm左右,2、仿真软件：SI（信号完整性）仿真 Hyperlynx 进行前仿真：确定信号的拓扑网络，端接方式；仿真后在PCB上进行元件放置和布线 进行后仿真：根据PCB布线情况进行仿真，确定走线、端接是否达到设计要求。 Candence仿真软件更牛，但不易使用,3、时序计算 PCI电路板时钟线：一般是走蛇形线，是为了时钟的延迟时间是个定值。 高速电路对时序要求严格，根据布线可以确定信号的走线长度。 满足下面两个方程的要求,4、高速电路串扰 电流环（天线）理论：当一个信号的电流回路比较大时，就形成天线，容易被其他信号干扰。（同样的磁感应强度磁通量较大） 减小电流环面积：大面积铺铜作为地，采用就近接地原则,差分电路：2个差分线的距离为2W（W为信号线的宽度） 正常电路：2条线的距离为3W，也就是书上常说的“3W”原则 差分线的放大器表示：,