《CMOS工艺及其工艺流程》由会员分享，可在线阅读，更多相关《CMOS工艺及其工艺流程（3页珍藏版）》请在金锄头文库上搜索。
1、CMOSCMOSCMOSCMOS 工艺及其工艺流程工艺及其工艺流程工艺及其工艺流程工艺及其工艺流程 硅双极工艺面世后约 3 年时间，于 1962 年又开发出硅平面 MOS工艺技术， 并制成了 MOS 集成电路。与双极集成电路相比，MOS 集成电路的功耗低、结构 简单、集成度和成品率高，但工作速度较慢。由于它们各具优劣势，且各自有适 合的应用场合，双极集成工艺和 MOS 集成工艺便齐头平行发展。 从 MOS 工艺集成技术发展历史上看，也经历了从简单到复杂的发展过程， 如陆续推出了 p 沟硅栅 MOS 工艺、p 沟铝栅 MOS 工艺、n 沟硅栅 MOS 工艺、n 沟硅栅 E/D MOS 工艺、高性
2、能短沟MOS（HMOS）工艺等，它们都各具优劣势 ， 在不同时期、不同领域得到了应用。 随着集成电路的集成度提高，功耗问题日益突出，普通 MOS 工艺已不能满 足大规模和超大规模集成系统制造的需要，于是早在 1963 年开发出的硅 CMOS 集成工艺终于有了广泛应用的机会。虽然 CMOS 工艺比 NMOS 工艺复杂，早期 的 CMOS 器件性能也较差，但 CMOS 器件的功耗极低，集成度也高，用以制造 数字 LSI 和 VLSI 集成电路可很好地解决最迫切的功耗问题，因而在数字 LSI 和 VLSI 集成电路的制造中首先得到广泛应用，并得到快速发展，特别是自 20 世纪 80年代以来， 更成为
3、CPU、RAM、ROM等VLSI 的主导制造工艺， 并替代了NMOS 工艺。 CMOS 器件，是 NMOS 和 PMOS 晶体管形成的互补结构，电流小，功耗低， 早期的 CMOS 电路速度较慢，后来不断得到改进，现已大大提高了速度。 CMOS 器件也有不同的结构，如铝栅和硅栅 CMOS、以及 p 阱、n 阱和双阱 CMOS。铝栅 CMOS 和硅栅 CMOS 的主要差别，是器件的栅极结构所用材料的 不同。P 阱 CMOS，则是在 n 型硅衬底上制造 p 沟管，在 p 阱中制造 n 沟管，其 阱可采用外延法、扩散法或离子注入方法形成。该工艺应用得最早，也是应用得 最广的工艺，适用于标准 CMOS
4、电路及 CMOS 与双极 npn 兼容的电路。N 阱 CMOS，是在 p 型硅衬底上制造 n 沟晶体管，在 n 阱中制造 p 沟晶体管，其阱一 般采用离子注入方法形成。该工艺可使 NMOS 晶体管的性能最优化，适用于制 造以 NMOS 为主的 CMOS 以及 E/DNMOS 和 p 沟 MOS 兼容的 CMOS电路。 双阱 CMOS，是在低阻 n衬底上再外延一层中高阻 n硅层，然后在外延层 中制造 n 阱和 p 阱，并分别在 n、p 阱中制造 p 沟和 n 沟晶体管，从而使 PMOS 和 NMOS 晶体管都在高阻、低浓度的阱中形成，有利于降低寄生电容，增加跨 导，增强 p 沟和 n 沟晶体管的
5、平衡性，适用于高性能电路的制造。 随着整机系统继续向高速度、低功耗、低电压和多媒体、网络化、移动化的 发展，对集成电路的要求越来越高，不断推动着集成电路工艺技术的迅速发展， 目前先进的硅 CMOS 集成工艺已进入 90 纳米和 65 纳米领域。随着亚微米、深 亚微米、纳米 CMOS 工艺技术的发展，为数字电路提供了更快、更大密度的电 路集成， 也为模拟电路提供了更高性能的模拟开关和模拟电路应用的多晶硅氧 化物多晶硅电容，加上 CMOS 工艺简单、功耗低、集成度高、芯片尺寸小、 成本低等特点， CMOS 工艺不仅是数字电路的主导工艺技术， 而且已不断在模拟 和混合信号电路集成中得到应用，如含有模
6、拟和数字电路的微控制器从 20 世纪 90 年代中期以来已全部采用 CMOS 工艺制造，自 2003 年以来 CMOS 工艺也成 为一些通用低功耗 A/D 转换器的主流制造工艺。 无线通讯系统由高频和中频模拟电路及数字信号处理电路构成。过去，一般 高频模拟电路部分采用 GaAs 或硅双极工艺技术制造，中频模拟电路部分采用硅 BiCMOS 工艺技术制造，其它（如 DSP）采用硅 CMOS 工艺技术制造。但是， 由于现代通讯系统涉及到声音、数据、图像等多媒体信息，如果继续采用这种制 造模式来实现高频、低功耗、低噪声、低失真、小型化、低价格等性能特点的通 讯系统电路，已远远不能满足应用需要。因此，推
7、动了工艺集成技术的继续发展 和竞争。随着 CMOS 工艺技术的快速进步，在新的技术竞争中，硅 CMOS 集成 工艺已成为最具综合技术优势的竞争对手之一。 以铝栅 CMOS 为例说明其工艺流程如下： （1） 准备 n 型硅片，用以制造 NMOS 和 PMOS 晶体管。 （2）使用湿氧化方法，在硅片上生长设定厚度（如约 0.6 微米）的二氧化硅层 ， 作为制造 p 型区的掩蔽层。随后光刻 p 型区。 （3） 光刻出 NMOS 晶体管的 p 阱区和 PMOS 晶体管的源、漏区后，使用氮化 硼片作掺杂源进行硼预淀积。 （4） 在淀积硼以后，进行杂质推进扩散，形成 NMOS 晶体管的 p 阱，在推进 扩
8、散的同时，也进行干氧化，接着进行湿氧化预定时间（如 20分钟） ，该二氧化 硅层作为光刻 n 型区的掩蔽层。 （5） 光刻出 n 型掺杂区，然后进行磷掺杂扩散，形成 NMOS 晶体管的源、漏 区； （6）在磷扩散以后，进行湿氧化预定时间（如 20 分钟） ，该二氧化硅层用以制 造 NMOS 和 PMOS 栅氧化区的的掩蔽层； （7） 光刻出 NMOS 和 PMOS 晶体管的栅区，然后使用干氧化方法，生成设定 厚度的栅二氧化硅层（如约 45 纳米） 。在金属化之前，采用腐蚀方法去除一些二 氧化硅层，保留适当厚度（如 1530 纳米）的二氧化硅层； （8） 光刻出金属电极接触区。 （9）在蒸发金属铝之前，需以预定腐蚀速率（如每分 100 纳米）腐蚀预定时间 （如 1012 妙） ，去除接触区自然生成的二氧化硅层，同时栅二氧化硅层也被去 除了预定厚度（如约 20 纳米） ，然后蒸发或溅射铝金属； （10） 光刻出金属电极接触区，用以使器件与引线焊接点连接； （11） 在低温（如 400 0C）下，退火预定时间（如 10分钟） ； （12） 钝化、引线键合、封装、可靠性实验筛选、测试等步骤后即得到集成电 路产品。
