第5章触发器

《第5章触发器》由会员分享，可在线阅读，更多相关《第5章触发器（62页珍藏版）》请在金锄头文库上搜索。

1、第5章 锁存器和触发器,第5章,5.1 触发器的电路结构与工作原理 5.2 触发器的功能 5.3 触发器的脉冲工作特性及主要参数,第5章 概述,数字电路不仅需要逻辑运算，还需要存储、记忆。 存储一位二值信号的基本单元电路称为触发器或锁存器,概述,一、触发器的基本特点： 1、具有两个能自行保持的稳定状态，表示逻辑0和1， 或二进制数的0和1。 2、根据不同的输入信号，输出状态可以置成1或0。,二、触发器的分类 1.按触发方式分类： 电平式触发，边沿式触发 2.按结构分类：,基本SR触发器，同步SR触发器， 主从触发器，维持阻塞触发器，边沿触发器,3.按功能分类：,SR触发器，JK触发器，D触发器

2、，T触发器，T触发器,4.按输出状态分类： 双稳态触发器、单稳态触发器,双稳态触发器有两个重要的特点： （1）触发器有两个可能的稳定工作状态； （2）触发器具有存储、记忆功能。,5.1 双稳态存储单元电路,第5章 5.1,现态：新的输入到来时，触发器原有的稳定状态。Qn 次态：新的输入到来后，导致触发器所处的状态。Qn+1,双稳态存储单元的结构特点： 通常有2个状态互补的输出端： 有复位（直接让Q=0)和置数（直接让Q=1）控制端： 状态的翻转受按时钟脉冲节拍CP进行，受时钟控制，有CP输入端。 输出端与输入端存在反馈回路。 新状态（Qn+1）受输入、CP、S、R和Qn的状态共同决定。,5.1

3、.1、基本SR 锁存器,(1) 当 S = 1，R = 0,1,0,1,0,1,0,1. 电路工作原理,5.2 锁存器（触发器）,第5章 5.2,触发器的逻辑表达式：,现态,对脉冲电平敏感的存储单元电路锁存器 对脉冲边沿敏感的存储电路触发器,0,1,1,0,(2) 当 S = 0, R = 1,1,1,1,0,(3) 当 S = R = 1,则 Qn = Qn+1,1,0,1,0,第5章 5.2,0,0,1,1,(4) S = R = 0,S和R负脉冲 同时结束后， 锁存器的输出状态不确定。,禁用,第5章 5.2,2. 电路逻辑符号,第一种画法,第二种画法,3.逻辑功能表,S 直接置1端， 或

4、置位端 (Set),R 直接置0端， 或复位端 (Reset),第5章 5.2,互补输出反相端,不变,置0、复位,置1、置位,低电平有效,第5章 5.1,例题： 已知S、R的输入波形如下，根据逻辑功能表画出输出端Q的波形。 设：锁存器的初始状态,0,逻辑式：,设现态：,第5章 5.2,实例： 用基本SR锁存器和与非门组成一个4位二进制数码寄存器,5.2.2 逻辑门控（同步）SR锁存器,CP：时钟脉冲未到，即 CP=0时，C、D门 被封锁，无论S、R 端加什么信号它们 输出全是1, 锁存器 保持原来状态不变。,时钟脉冲,触发方式 : CP同步电平触发,在CP=1时, R、S的变化 才能引起锁存器

5、翻转。 为高电平触发。,第5章 5.2,1. 电路组成及原理,为协调各部分的动作，需引入同步信号，即时钟脉冲，简称时钟，用CP表示。这种受时钟信号控制的触发器统称时钟触发器。,(2) S = 1, R = 0, Qn+1 =1,&,R,S,1,1,(3) S = 0, R = 1, Qn+1 = 0,(4) S = R= 1,(1) S = R = 0,Qn+1 = Qn,禁用,&,&,RD,SD,Q,1,0,B,A,C,D,CP,0,1,符号,2. 锁存器工作原理,1,0,0,1,1,0,0,1,0,&,1,0,1,CP=1的期间,1,第5章 5.2,（当CP = 1时）,SD、RD不受CP

6、控制, 直接将 锁存器异步置1 或置 0。 SD置1、RD 置0，低电平有效。,第5章 5.2,0 0 0 0,0 0 1 1,1 0 0 1,1 0 1 1,0 1 0 0,0 1 1 0,1 1 0 禁用,1 1 1 禁用,S,R,Qn,Qn+1,状态转换真值表,SR = 0 约束条件,S R,00,01,11,10,0,1,1,0,0,1,0,1,特性方程,第5章 5.2,Qn,SR = 0 约束条件,特性方程,第5章 5.2,逻辑门控SR锁存器符号,国际通用 逻辑符号,第5章 5.2,1、电平触发，在CP1期间，Q随R、S变化， 抗干扰能力差； 2、有空翻，不能用于计数。,逻辑门控SR

7、锁存器的特点：,空翻现象： 同一时钟脉冲作用期间，引起锁存器发生两次以致多次翻转的现象，叫空翻。 计数： 每来一个CP脉冲，锁存器的状态改变一次。同步SR锁存器接成计数状态，如图示。若CP1的持续时间长，将发生空翻。,&,&,G2,G1,Q,RD,&,&,R,SD,G4,G3,S,CP,存在的问题：空翻现象,第5章 5.2,第5章 5.2,由于：,基本要求：CP的高电平持续时间小于翻转响应延迟时间tpd!,CP=1期间，锁存器能翻转,时序图,第5章 5.2,如果脉冲的高电平的持续时间过长，则会发生空翻和逻辑输出错误的的现象。,空翻,例：初态Q=0，画出在CP作用下Q端的波形。,Q,第5章5.2

8、,不定,12345,第5章 5.3,5.3.1主从触发器,主从型触发器由2级触发器组成：,主触发器,输入信号,输出状态,从触发器,最终状态输出,绝对不同步,特点：,主触发器的状态由输入信号和脉冲CP共同、同步确定； 从触发器状态仅仅由主触发器的输出状态确定，其状态的改变及输出将在主触发器不工作时（即CP无效电平时）才出现。 避免计数时“空翻”的出现。,理论上同步,5.3 触发器的电路结构和工作原理,逻辑符号,圆圈表示触发器在CP下降沿开始翻转输出（触发）,表示该触发器为主从型触发器,特点及要求：,主从触发器分别受一对互补时钟脉冲的控制； 触发器只在脉冲的下降沿翻转输出； 输入信号必须先于CP的

9、正跳沿加入，因为传输有延迟，CP的高、低电平必须持续足够的时间以保证触发器达到稳定的状态。,特性方程,第5章 5.3,逻辑符号,特性方程,如果将所有传输门上的脉冲CP信号互换，则可以变为正跳沿触发的D触发器！但触发器的功能不变。,主从触发器的缺点： 对于负跳沿触发的主从触发器必须在正跳沿前加入输入信号；同时在CP=1期间，如果输入出现干扰（输入改变），主触发器都可能改变，从而可能导致CP=0后从触发器错误的输出。,2、由传输门组成的CMOS主从D触发器,第5章 5.3,5.3.2 边沿触发器,触发器的翻转仅仅在时钟脉冲CP的上升沿（或下降沿）进行，而不在高（或低）电平的持续期间，因此受干扰的机

10、率比前一种触发器更低！（脉冲）边沿型触发,负边沿触发型D锁存器（D触发器） 工作原理：当RD=SD=1时,CP=0时： 输入端接收信号，触发器不翻转！,CP由01瞬间：,根据此刻最新的信号状态触发器翻转输出D,CP=1的持续期间，输入D改变：,输出不受D变化的影响！,第5章 5.3,正边沿触发型触发器的特点：,CP=0接收信号,上升沿根据输入翻转输出,CP=1维持状态不变,以上特点决定边沿触发器在抗干扰性能及工作速度上比主从触发器更为优越！,理论分析中，可以认为在上升沿触发器接受并同时翻转输出！,第5章 5.3,负边沿触发型触发器的特点：,接收信号,下降沿根据输入翻转输出,CP=0维持状态不变

11、,CP=0期间维持原态 不接受信号,符号：,理论分析中，可以认为在下降沿触发器接受并同时翻转！,第5章 5.3,S= R=0,第5章 5.4,5.4 触发器的功能,触发器的功能可以用： 状态表、状态方程和状态转换图表示,5.4.1 SR触发器,1、真值表,SR = 0 约束条件,2、状态方程,3、状态转换图,1,0,S=0,R=1,R= S=0,S=1,R=0,第5章 5.4,5.4.1 集成SR触发器,主从型负跳沿SR触发器,1、74LS71功能表,2、特点,直接清0和置1与CP无关，且低电平有效异步清0和置1 触发器根据输入及现态在CP的下降沿进行主从型的翻转；,第5章 5.4,5.4.2

12、 JK触发器,J,K,由两个同步SR触发器和一个非门构成。,S,R,SD,RD,C,Q,Q,S,R,SD,RD,C,Q,Q,&,&,主,从,SD,RD,CP,Q,1、功能分析,第5章 5.4,J,K,Qn,Qn+1,状态转换真值表,特性方程,Qn,00,01,11,10,0,1,1,0,1,0,0,1,0,1,JK,J=0 K=,0,1,J=1,K=,J= K=0,J=1,K=,状态转换图,第5章 5.4,JK 触发器逻辑符号,主从型 上升沿触发,边沿触发型 且下降沿触发,JK触发器 简化功能表,CP,Q主,Q从,当 J=K=1 时,计数器,第5章 5.4,例：设主从型负跳沿初态Q=0，画出在

13、CP作用下Q端的波形。,Q,123456,第5章 5.4,在画触发器的波形图以及在分析其工作输出时，注意：,触发器的器的类型：电平触发型、主从型、边沿型 判断正跳沿（负跳沿）主从型触发器次态的依据是负跳沿（或正跳沿）前瞬间输入端的状态； 判断边沿触发器次态的依据是触发沿前瞬间输入端的状态。 判断输入端属于高电平有效还是低电平有效。,边沿正跳沿：确定并翻转,边沿负跳沿：确定并翻转,同步SR：确定同步翻转,确定输入状态,翻转,主从正跳沿,主从负跳沿,确定输入状态,翻转,第5章 5.4,触发器,基本SR触发器：只要R、S改变，输出就变化，与CP无关,同步SR触发器：在CP有效期间，输出随R、S改变同

14、步改变,主从触发器,正跳沿：10前瞬间确定状态，01翻转，其它时刻保持状态,负跳沿：01前瞬间确定状态，10翻转，其它时刻保持状态,边沿触发器,正边沿：01前瞬间确定状态，同时翻转，其它时刻保持状态,负边沿：10前瞬间确定状态，同时翻转，其它时刻保持状态,各种触发器的翻转特点：,第5章 5.4,例题,SR触发器及其输入信号如下图所示，分别画出输出端Q的波形。,设：触发器的初始状态为0,第5章 5.4,解：,1、FF0触发器为一个高电平有效的主从型、负跳沿触发器。 CP:01主触发器翻转，即确定输出状态； CP: 10从触发器按照主触发器状态翻转输出。,2、特性方程,0,1,0,0,1,1,1,1,0,0,0,1,Q,第5章 5.4,1、FF1触发器为一个“1”有效主从型，正跳沿触发器。 CP:10主触发器翻转，即确定输出状态； CP: 01从触发器按照主触发器状态翻转输出。,2、特性方程,0,1,1,0,1,1,1,0,0,0,1,Q,第5章 5.4,1、FF2触发器为一个负边沿触发器。 CP: 10触发器按照输入状态翻转输出。,2、特性方程,0,1,0,0,1,1,1,0,0,0,1,Q,1,第5章 5.4,1、FF3触发器为一个正边沿触发器。 CP: 01触发器按照输入状态翻转输出。,2、特性方程,0,1,0,0,1,1,1,1,0,0,0,1,Q,第5章 5.4,