轴角位置数模转换器RDC设计原理

《轴角位置数模转换器RDC设计原理》由会员分享，可在线阅读，更多相关《轴角位置数模转换器RDC设计原理（9页珍藏版）》请在金锄头文库上搜索。

1、1 概述概述 ? 轴角位置模数转换器（Resolver-Digital-Converter, RDC）是一个低成本具有 12 位分 辨率的单片跟踪式轴角位置模数转换器 ? 主要应用有，马达控制、机床控制、机器人控制、过程控制、动力转向控制、集成 启动/发电控制及电动车动力驱动控制 1.1 I/O 接口接口 Input: 差分模拟输入 sin/sinlo. Cos/coslo. Output:1） 绝对位置和速度输出：并行和串行 12-位数据 增量编码器仿真输出（1024 脉冲/转） 可编程正旋振荡器输出 （DDS） 1.2 主要技术指标主要技术指标 1000RPS 最大跟踪速率，12 为分辨率

2、 可编程正旋振荡器输出（10、12、15、20KHz) 角度跟踪精度可达 22 角分 小尺寸：44 脚- LQFP 封装 与 Analog Devices 的 SMRD1000/AD2S1000 兼容 1.3 轴角位置模数转换器的理论轴角位置模数转换器的理论 原理是一个旋转变压器，如图一所示意 图 1 旋转变压器的结构示意图 图中线圈 A 与线圈 B 互相垂直。如果将线圈 C 输入正弦电压，并旋转线圈 C，那么在线 圈 A 与线圈 B 中将感应出两个电压， VA = KEC Sin VB = KEC Cos where EC = EISint; K是旋转变压器的变比 So that VA =

3、K EISint Sin (SIN) VB = K EISint Cos (COS) 用用 MATLAB 的的 SIMULIK 模块构造出两信号的波形如下图所示意模块构造出两信号的波形如下图所示意 图 2： 调制后的高频 SIN/COS 波形图 图 3 我们可以看到，如果我们能在一个周期中的一个特定点测量两个线圈(A&B) 由 的相对振幅，我们就会发现这两个输出对那个位置是唯一的，除了这个位置信息外， 还可以得出速度与方向的信息 图 3： 一个周期内旋变的输出信号 如果我们用 Va 乘以 Cos，Vb 乘以 Sin，并将它们在一个减误差放大器中相减，从而 产生 = K EI Sint Sin

4、Cos K EI Sint Cos Sin 生角，使 Ve 变成 0。基本上，我们会设计一个电路，此 图 4：系统的设计框图 了实现输入信号的幅值匹配调整以及高频滤波。见下图 ： VE = K EI Sint Sin ( ) 我们会设计一个电路来产 电路是一个带有相位感应检测器、 积分器及电压控制型振荡器的闭环系统， 它使 Sin ( )趋向于零。其数字输出，在一定的 精确度上，与旋转变压器轴的夹角大致相 同。图 4 是轴角位置模数转换器的框图。 1.4 几个主要电路的实现几个主要电路的实现 输入 buffer 电路：目的：为 5：对应的 PSPICE 仿真波形如图 6 图 5：输入 BUFF

5、ER 电路 图 6：仿真波形图 .4.2 输出输出 BUFFER 电路设计电路设计 ，该电路中除了把双路差分信号转变成单路输出外 真波形如图 8 所示： 1 如下图 7 所示意：滤波器为 200K 在后面为了加强其驱动带负载的能力加了级推挽放大电路 图 7： 输出 BFFFER 电路设计 仿 图 8 ：输出 BUFFER 电路的 PSPICE 仿真波形图 1.4.3 sin/ 部分电路实现的功能表达如下: t Cos Sin 定采用高速定采用高速 D/A 来实现此功能来实现此功能 位的速度高达 250ns 的高速 DA 芯片。 现如下图 9 cos 乘法电路设计乘法电路设计 本 K EI Si

6、nt Sin Cos K EI Sin 经过查阅文献和参考相关资料，决经过查阅文献和参考相关资料，决 主要芯片采用美国 AD 公司的 DAC312， 为 12 具有单极性，双极性等多种工作方式。原理公式如下：具体电路实 IoutIout Vref += Rref 图 9：SIN/COS 高速乘法电路 ? 入部分为sint,再经过lpf （Low pass filter) 们就可以得到我们的数字式的解调电路。所以我们设计的高速解调电路如下图所 ? ? 电路如下 10 图： ? 本电路原理比路性能精度能否达到甚至系统能否稳定的关键 可以用 LM339，实际应用中考虑输出电平兼容和转换速度以及 ?

7、电路实现的思想基于全波整流。需要注意的主要是此电路中电阻要精确电阻。最 设计电路如下： 路设计如图 12波形如图 13。 在该电路中， 数字输入部分为COS,如果输 我 示意。我们实现的数字功能为： E*sint *sin( -)*sint =E/2*sin( -)-E/2*sin( -)*cos2t) 再经过滤波可得到 E*sin(-)项， 图 10： 高速解调电路 1.4.4 方向检测电路方向检测电路 较简单，但是却也是电 电路之一：简单原理 对输入端信号的敏感性我们准备选用 NATIONAL SEMICONDUCTRORS 的高速 器件 LM161 来实现。 图 11 方向检测电路 1.

8、4.5 绝对值电路绝对值电路 本 好是精确电阻排。 ? 实现数字逻辑为： 电 Vio =V ，仿真 图 12 绝对值电路 图 13 绝对值电路仿真波形图 用压频转换芯片 vfc110 来设计。实现逻辑为： f= k vo，vfc110 是个多量程的压 4M 量程对应的输入端压控电源为 010V。用其产生的信 系统中的速度为带符号的 2 进制补码输出。考虑到此，我们选用了一款双极性的 1，它输入可以是-5+5V，输出为 13 位的 2 的补码。其 1.4.6 压控震荡电路设计压控震荡电路设计 选 频转换芯片，我们选择 0 号结合前面的方向信号就可以触发 CPLD 中的 12 位可逆计数器。 具体

9、电路连接见附图 1.4.7 速度速度 A/D 转换设计转换设计 此 A/D 转换芯片：ADC1244 msb 位为符号位，可以用来标识电机的正/反转，同时还具有自动校正误差功能 1.4.8 CPLD 的的 DDS 实现实现 pld 除了实现数字逻辑控制外还有一个很主要的作用是实现可遍程信号的合成。按 里面存储一个 1024 的 SINA TABLE,按照这样计算，最 ? DS 的工作原理是以数控振荡器的方式产生频率、相位可控制的正弦波。电路一般 度/相位转换电路、D/A 转换器和低通 ? ? 冲 Fclk， 12 位加法器将频率控制数据 X 与累加寄存器输出的累加相 的结果 Y 送至累加寄存器

10、的输入端。累加寄存器一方面将在 ? 这样就完成了一个周期，这个周期也就是 DDS 信号的一频率周期。 ? ，15，20，Y 取值为 4096(12 位） ，Fclk 取为 别输出 10k,12k,15k,20k 的可编程正弦信号输出。 们设计中由于考虑到片内资源 （主要是 FLIPFLOP 和 GATE 的数量） 和本系统的 及货源的情况我们选择了 ALTETA 公司 C 照常归思想我们需要一个在 少需要 1024*12 个门，这就已经超过了 altera 公司最大的型号 epm7512（1 万个门） 。 所以我们设计的时候把 sina table 外挂在一片高速度的扩展 FLASH 里面。D

11、DS 实现 的原理如下图 14 图 14：DDS 实现框图 D 包括基准时钟、频率累加器、相位累加器、幅 滤波器 （LPF） 。 频率累加器对输入信号进行累加运算， 产生频率控制数据X （frequency data 或相位步进量） 。相位累加器由 N 位全加器和 N 位累加寄存器级联而成，对代 表频率的 2 进制码进行累加运算，是典型的反馈电路，产生累加结果 Y。幅度/相位 转换电路实质上是一个波形寄存器，以供查表使用。读出的数据送入 D/A 转换器和 低通滤波器。 具体工作过程如下： 每来一个时钟脉 位数据相加，把相加后 上一时钟周期作用后所产生的新的相位数据反馈到加法器的输入端，以使加法

12、器在 下一时钟的作用下继续与频率控制数据 X 相加；另一方面将这个值作为取样地址值 送入幅度/相位转换电路（即图 1 中的波形存储器） ，幅度/相位转换电路根据这个地 址输出相应的波形数据。最后经 D/A 转换器和低通滤波器将波形数据转换成所需要 的模拟波形。 相位累加器在基准时钟的作用下，进行线性相位累加，当相位累加器加满量时就会 产生一次溢出， ? DDS 输出信号的频率由下式给定： Fout=(X/Y) Fclk ? 所以在本设计中取 X 分别为 10，12 4.096MHZ，则可以分 1.4.9 CPLD 的数字混合逻辑电平接口设计的数字混合逻辑电平接口设计 我 需求以及芯片供应商方面

13、的价格和供货周期 的 MAX7000A 系列的产品 EMP7512AE，该芯片具有很好的性价比，是一款大众化 芯片。具有 512 个 FLIPFLOP 和 10000 个 GATE。但美中不足的是它是 3.3V 工作的 芯片，和 MAX7000S 系列 5V 工作的电平不同。所以在应用中要注意和外围电路中 的电平匹配的问题。EPM7512 的输入通过配置，可以与 5V 兼容，但其输出为.3.3 和 2.5V 逻辑，为此，我们把 EPM7512 的输出通过 TI 公司的 3.3-5V 电平转换芯片 244 进行了转换。 具体电路图见附图， 外挂的FLASH为PLCC封装的64K*16BIT。 地址分配为8K-12K， 看地址线连接关系可知道（A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 对应为：0 0 1 0 X X X X X X X X X X X X）