计算机组成原理课程复习

《计算机组成原理课程复习》由会员分享，可在线阅读，更多相关《计算机组成原理课程复习（62页珍藏版）》请在金锄头文库上搜索。

1、计算机组成原理课程1-4章复习,第一章 计算机系统概念,难点 本章概念、名词较多 学生在此章基础上，在深入学习以下各章后，逐步加深对本章的各种名词、概念及整机工作原理的理解。 严格讲本章没太多难点 初学者一时不能很快理解掌握,重点与难点,第一章 计算机系统概念,重点 当今世界计算机的主流还是以冯诺依曼结构的计算机为代表 重点要掌握以指令流和数据流为主线的计算机工作原理 真正认识到计算机内部工作过程是逐条取指令、分析指令、执行指令的过程,重点与难点,知识点,计算机系统概论 计算机软、硬件概念； 计算机系统的层次结构； 计算机基本组成 主要技术指标 机器字长、存储容量、运算速度 计算机的产生、发展

2、及在各个不同领域的应用。,以存储器为中心的计算机结构框图,计算机的硬件框图,第二章 计算机的发展和应用,重点 了解计算机的发展史及它的应用领域 目的在于激发学生学习本课程的积极性,重点与难点,第三章 系统总线,重点 掌握系统总线在计算机硬件结构中的地位和作用 多总线结构 为克服总线瓶颈问题而采用的 总线进行判优和通讯控制 解决众多部件争用总线。,重点与难点,第三章 系统总线,难点 总线的通讯控制。,重点与难点,知识点,系统总线 总线概念 从分散连接到总线连接 总线分类 按连接部件的不同 片内总线 系统总线 数据总线、地址总线、控制总线 总线特性 各个部件能够连接到总线上，需规定以下特性 机械特

3、性、电气特性、功能特性、时间特性 总线结构 单总线、多总线 总线控制 总线判优 链式查询、计算器定时查询、独立请求方式 通信控制 同步、异步,第四章 存储器,重点 掌握存贮器的基本功能及各类存储器读写信息的原理 特别要注意 半导体存储器的外特性和工作原理 半导体与CPU的连接方式 这样可更加强对整机概念的理解。 必须了解高速缓冲存储器(Cache)、主存和外存的组成，以及他们在存储器的层次结构中各自所起的作用,重点与难点,第四章 存储器,难点 学习时必须从本质上去认识各种存储芯片 由于不同的其基本单元电路是不同的 设计存储芯片与CPU连接电路 关键在于存储芯片选片逻辑的确定 学生必须将以前学过

4、的电路知识综合应用，合理选用各种芯片，准确画出存储器与CPU的连接电路图。,重点与难点,知识点,存储器 存储器分类 按存取方式：ROM、RAM 存储器的层次结构 缓存主存、主存辅存 主存 存储原理 静态RAM、动态RAM、ROM 存储器与CPU的连接 高速缓冲存储器(Cache) 辅助存储器,1计算机使用总线结构便于增减外设，同时_。 A减少了信息传输量 B提高了信息的传输速度 C减少了信息传输线的条数 D. 加重了CPU的工作量 答案：C 2总线中地址线的作用是_。 A. 只用于选择存储器单元 B. 由设备向主机提供地址 C用于选择指定存储器单元和I/O设备接口电路的地址 答案：C 3. 在

5、三种集中式总线控制中，_方式响应时间最快。 A链式查询 B计数器定时查询 C独立请求 答案：C,第三章 系统总线,4在三种集中式总线控制中独立请求方式响应时间最快，是以_代价的。 A增加仲裁器的开销 B增加控制线数 C增加仲裁器的开销和增加控制线数 D. 增加总线占用时间 答案：B 6. 三种集中式总线控制中，_方式对电路故障最敏感 A. 链式查询 B计数器定时查询 C独立请求 答案：A 7在计数器定时查询方式下，若每次计数从上一次计数的终止点开始，则_。 A设备号小的优先级高 B每个设备使用总线的机会相等 C设备号大的优先级高 答案：B,8在计数器定时查询方式下，若计数从0开始，则_。 A设

6、备号小的优先级高 B每个设备使用总线的机会相等 C设备号大的优先级高 答案：A 9在独立请求方式下，若有N个设备，则_。 A有一个总线请求信号和一个总线响应信号 B有N个总线请求信号和N个总线响应信号 C有一个总线请求信号和N个总线响应信号 答案：B 10在链式查询方式下，若有N个设备，则 A有N条总线请求线 B无法确定有几条总线请求线 C只有一条总线请求线 答案：C,11总线通信中的同步控制是_。 A只适合于CPU控制的方式 B由统一时序控制的方式 C只适合于外围设备控制的方式 D. 所有指令执行时间都相同的方式 答案：B 12总线的异步通信方式_。 A不采用时钟信号，只采用握手信号 B既采

7、用时钟信号，又采用握手信号 C既不采用时钟信号，又不采用握手信号 答案：A 13. 信息只用一条传输线，且采用脉冲传输的方式称为_。 A. 串行传输 B.并行传输 C. 并串行传输 D. 分时传输 答案：A 14. 信息可以在两个方向上同时传输的总线属于_。 A. 单工总线 B. 半双工总线 C. 全双工总线 D. 单向总线 答案：C,15. 异步串行通信的主要特点是_。 A. 通信双方不需要同步 B. 传送的每个字符是独立发送的 C. 字符之间的间隔时间应相同 D. 传送的数据中不含控制信息 答案：B 16. 在_计算机系统中，外设可以和主存储器单元统一编址。 A. 单总线 B. 双总线 C

8、. 三总线 D. 以上三种都可以 答案：A 17. 在采用_对设备编址时，不需要专门的I/O指令组。 A. 统一编址法 B. 单独编址法 C. 两者都是 D.两者都不是 答案：A 18. 在微型机系统中，外围设备通过_与主板的系统总线相连接。 A. 适配器 B. 设备控制器 C. 计数器 D. 寄存器 答案：A,3.1 假设总线的时钟频率为8MHz，一个总线周期等于一个时钟周期。若在一个总线传输周期可并行传送16位的数据，求该总线的带宽。,解： 数据传输率（总线带宽）： 每秒传输的最大字节数（MBps） 1个总线周期 = 1个时钟周期 = 1/8 = 0.125 s 1个总线周期 传送 16位

9、 = 2B （字节） 故总线出输率为： 2B *（1 / 0.125 s ）= 16 MBps 或求： 2B*8 = 16 MBps,3.2 在一个32位的总线系统中，总线时钟频率为66MHz，假设总线最短传输周期为4个时钟周期，试计算总线的最大数据传输率。若想提高传输率，可采取什么措施？,解： 数据传输率（总线带宽）： 每秒传输的最大字节数（MBps） 1个总线周期 = 4个时钟周期 = 4* 1/66= 0.06 s 1个总线周期 传送 32位 = 4B （字节） 故总线出输率为： 4B *（1 / 0.06 s ）= 66 MBps 或求： 4B*（66MHz/4）= 66MBps 提高

10、数据传输率措施： (1) 提高数据线宽度 (2)提高总线时钟频率 (3) 缩短总线传输周期,3.3 在异步串行传输系统中，字符格式为：1个起始位、8个数据位、1个校验位，2个终止位。若要求每秒传输120个数据帧，计算数据传送的波特率和比特率。,解： 波特率（数据传输速率）单位时间内传送的二进制数据 的位数 bps （1+8+1+2）120 =1440 bps,比特率：单位时间内传送的二进制有效数据位数 bps 1440 * (8/12)= 960 bps,第四章 存储器,1一个16K32位的存储器，其地址线和数据线的总和是 A 48 B46 C36 答案：B 2一个512KB的存储器，其地址线

11、和数据线的总和是 A 17 B 19 C27 答案：C 3某计算机字长是16位，它的存储容量是64KB，按字编址，它的寻址范围是_。 A64K B32KB C. 32K 答案：C 4某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_。 A 128K B64K C. 64KB 答案：B,12若主存每个存储单元为16位，则 A其地址线为16根 B其地址线数与16无关 C其地址线数与16有关 答案：B 29一个四体并行低位交叉存储器，每个模块的容量是64K 32位，存取周期为200 ns，在下述说法中_是正确的。 A在200 ns内，存储器能向CPU提供256位二进制信息 B

12、在200 ns内，存储器能向CPU提供128位二进制信息 C. 在50 ns内，每个模块能向CPU提供32位二进制信息 答案：B 28 交叉编址的存储器实质是一种_存储器，它能_执行_独立的读写操作。 A. 模块式，并行，多个 B模块式，串行，多个 C. 整体式，并行，一个 答案：A,5下列说法中正确的是_。 ACache与主存统一编址，Cache的地址空间是主存地址空 间的一部分 B主存储器只由易失性的随机读写存储器构成 C. 单体多字存储器主要解决访存速度的问题 答案：C 6Cache的地址映像中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作_。 A直接映像 B全相联映像

13、c组相联映像 答案：B 7下列器件中存取速度最快的是_。 ACache B主存 c寄存器 答案：C 8.如果一个高速缓存系统中，主存容量为12MB，Cache容量为400KB，则该存储系统总容量为: A.12MB+400KB B.12MB C.400KB D.12MB-400KB 答案：B,4.1一个容量为16K32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？ 1K4位，2K8位，4K4位，16K1位，4K8位， 8K8位,解： 地址线和数据线的总和 = 14 + 32 = 46根； 需要的片数为： 1K4：16K32 / 1K4 = 168 = 1

14、28片 2K8：16K32 / 2K8 = 84 = 32片 4K4：16K32 / 4K4 = 48 = 32片 16K1：16K32 / 16K1 = 32片 4K8：16K32 / 4K8 = 44 = 16片 8K8：16K32 / 8K8 = 24 = 8片,4.2一个1K 4位的动态RAM芯片，若其内部结构排列成64 64形式，已知存取周期为 0.1s， (1)若采用分散刷新和集中刷新相结合的方式，刷新信号周期应该取多少? (2)若采用集中刷新，则对该存储芯片刷新一遍需多少时间?死时间率是多少？,解： (1) 分散式和集中式相结合的方式即为异步式， 刷新信号的时间间隔为： 2ms6

15、4 = 31.25 s ，故取刷新信号周期为31 .25s (2) 刷新周期为2ms，故刷新周期内有 2ms / 0.1 s = 4000 个读写周期，其中有64个读写周期用来刷新，故将存储器刷新一遍用时为： 64*0.1 s=6.4 s 死时间率为： 6.4 s / 2ms = 0.32%,4.3 某8位微型机地址码为18位，若使用4K4位的RAM芯片组成模块板结构的存储器，试问： （1）该机所允许的最大主存空间是多少？ （2）若每个模块板为32K8位，共需几个模块板？ （3）每个模块板内共有几片RAM芯片？ （4）共有多少片RAM？ （5）CPU如何选择各模块板？,解：（1）218 = 256K，则该机所允许的最大主存空间是256K8位 （或256KB）； （2）模块板总数 = 256K8 / 32K8 = 8块； （3）板内片数 = 32K8位 / 4K4位 = 82 = 16片； （4）总片数 = 16片8 = 128片； （5）最高三位通过3：8译码器