《电子技术(数电部分-第5章触发器》由会员分享，可在线阅读，更多相关《电子技术(数电部分-第5章触发器（68页珍藏版）》请在金锄头文库上搜索。
1、第 5 章 触发器,5.1 RS触发器,5.2 JK触发器,5.3 D触发器T触发器,5.4 触发器的建立时间和保持时间,数字电路按照功能的不同分为两类：组合逻辑电路；时序逻辑电路。,第 5章 触发器,时序逻辑电路的特点：具有记忆功能。触发器是它的记忆元件。,组合逻辑电路的特点：不具有记忆功能。它由门电路组成。,按功能，触发器可以分为RS触发器、JK触发器、D触发器和T触发器。这些都是双稳态触发器。,双稳态触发器,特点： 1、有两个稳定状态“0”态和“1”态； 2、能根据输入信号将触发器置成“0”或“1”态； 3、输入信号消失后，被置成的“0”或“1”态能 保存下来，即具有记忆功能。,双稳态触
2、发器： 是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。,5.1 RS 触发器,两互补输出端,5.1. 1 基本 RS 触发器,两输入端,反馈线,触发器结构,触发器输出与输入的逻辑关系,设触发器原态为“1”态。,1,0,1,0,设原态为“0”态,1,1,0,触发器保持“0”态不变,复位,0,设原态为“0”态,1,1,0,0,设原态为“1”态,0,0,1,触发器保持“1”态不变,置位,1,设原态为“0”态,0,0,1,1,设原态为“1”态,0,0,1,触发器保持“1”态不变,1,1,0,若G1先翻转，则触发器为“0”态,“1”态,若先翻转,基本 RS 触发器状态表,逻辑符号,置1,置0,
3、不定,例：根据输入波形画出输出波形，设触发器初态为0。,基本RS触发器应用举例,机械开关直接驱动逻辑门，由于合闸时的抖动，逻辑门输出出错。,机械开关接触发器， 合闸时的抖动相当于触发器两输入端都接高电平，触发器状态不变，可以消除抖动产生的影响。,基本R-S触发器,导引电路,时钟脉冲,5.1.2 同步 RS 触发器,当C=0时,0,R，S 输入状态 不起作用。 触发器状态不变,当 C = 1 时,1,打开,触发器状态由R，S 输入状态决定。,打开,当 C = 1 时,1,打开,(1) S=0, R=0,触发器状态由R，S 输入状态决定。,打开,1,1,0,(2) S = 0, R= 1,(3)
4、S =1, R= 0,1,Q=1,Q=0,(4) S =1, R= 1,C高电平时触发器状态由R、S确定,将不定状态作为无关项，可画卡诺图：,触发器的状态还可以用状态转换图表示:,状态转换方向及条件,C高电平时触发器状态由R、S确定,例：画出同步 RS 触发器的输出波形,存在问题：,时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。,克服办法：采用主从触发器和边沿触发器,5.1.3 主从RS触发器,5.1.3 主从RS触发器,5.1.3 主从RS触发器,由分析可见，主从触发器具有以下特点：,1、主、从触发器受互补时钟脉冲控制。,2、触发器的工作过程分两步。第一步是CP
5、为高电平期间主触发器接受输入信号，其状态由RS决定，从触发器状态不变；第二步是CP由高电平跳为低电平时，从触发器接受主触发器状态。在此期间，由于主触发器封锁，触发器在一个CP周期只变化一次，没有空翻现象。,4、要求CP为高电平期间，RS的状态不能改变，否则逻辑出错。,3、CP下跳后，由于主触发器封锁，从触发器翻转过后，再无其他信号能传递过来，所以翻转信号只是CP的下跳沿。,5、电路仍有不定状态。,5.1.3 主从RS触发器,三角和小圆圈表示下跳沿触发.无小圆圈是上跳沿触发,5.1.4 集成RS触发器,74LS71,直接置0端,直接置1端,5.2 JK触发器,RS触发器始终都存在不定状态，限制了
6、它的应用。JK触发器解决了这一问题,5.2.1 主从JK触发器,多了两条反馈线和两个与非门G10 G11。,简化的原理图,1.电路结构,从触发器,主触发器,反馈线,2. 工作原理,F主打开,F主状态由J、K决定，接收信号并暂存。,F从封锁,F从状态保持不变。,C,C,状态保持不变。,从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。,F从打开,F主封锁,C,C高电平时触发器接收信号并暂存（即F主状态由J、K决定，F从状态保持不变）。,要求C高电平期间J、K的状态保持不变。,C低电平时,F主封锁J、K不起作用,C,分析JK触发器的逻辑功能,(1)J=1, K=1,设触发器
7、原态为“0”态,主从状态一致,C,(1)J=1,K=1,设触发器原态为“1”态,为“？”状态,J=1, K=1时，每来 一个时钟脉冲，状 态翻转一次，即具 有计数功能。,(1)J=1, K=1,跳转,C,(2)J=0，K=1,设触发器原态为“1”态,设触发器原态为“0”态,C,(3)J=1，K=0,设触发器原态为“0”态,设触发器原态为“1”态,C,(4)J=0，K=0,设触发器原态为“0”态,C,结论：,C高电平时F主状态由J、K决定，F从状态不变。,3. JK触发器的逻辑功能,Qn,1,0 0,1 1,1 0,0,0 0,0 1 0,1 0 1,Qn+1,0 1,Qn,4. JK触发器的特
8、性方程,由特性表画卡诺图：,状态转换图：,(保持功能),(置“0”功能),(置“1”功能),(计数功能),C下降沿触发翻转,例：JK 触发器工作波形,例：下跳沿触发的主从触发器的输入信号如图所示，信号J的波形上有虚线标出的干扰信号，画输出波形。设触发器初态为1。,Q,CP,干扰使之出错,1,0,门6被封锁,此时尽管J又回到0状态，主触发器也不能回到原状态，当CP下跳时，从触发器也出错。,5.2.2 边沿触发器,主从触发器工作时，若在CP高电平期间输入端有干扰信号，有可能使输出状态出错。而边沿触发器允许在CP到来前一瞬间（如下跳前一瞬间）接入输入信号，这样输入端受干扰的时间大大缩短，受干扰的可能
9、性降低。,5.2.2 边沿触发器,工作原理,（1）CP=0时，,0,触发器处于原稳态。,5.2.2 边沿触发器,（2）CP由0变为1时，,1,设触发器原态为,J=1,K=0使Q3 0， Q41,但这些状态送到G13 G23的输入端的时间比CP送到G12 G22输入端延迟了一级门，所以触发器保持原态不变。,这些输出是同时的，因为它们都只经过一级门.,若J=1,K=0,0,0,5.2.2 边沿触发器,（3）CP由1变为0时,1,J=1 , K=0,0,0,1,1,1,0,触发器翻转。,G3 G4 G12 G22被封锁，但J、K信号已经送入，所以有些门作以下变化。,触发器的次态仅仅取决于CP信号下降
10、沿（或上升沿）到达前一瞬间输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。,边沿触发器的特性：,边沿触发器的逻辑符号:,例：下跳沿触发的边沿触发器的输入信号如图所示，信号J的波形上有虚线标出的干扰信号，画输出波形。设触发器初态为1。,Q,可见这个干扰没有影响到触发器状态，反馈线电平也无变化，干扰消失后各门仍回原状态。,Q,1,74LS76,5.2.3 集成触发器,5.3 D触发器与T触发器,状态转换图,1. 由JK触发器构成的D触发器,5.3.1 D触发器,基本R-S触发器,导引电路,2. 维持阻塞 D 触发器,1).电路结构,反馈线,跳转,2).逻辑功能,（1）D =
11、0,1,0,当C = 0时,0,当C = 1时,0,1,封锁,在C = 1期间，触发器保持“0”不变,2.逻辑功能,（2）D = 1,0,1,当C = 0时,1,当C = 1时,0,1,封锁,在C = 1期间，触发器保持“1”不变,封锁,上升沿触 发翻转,C上升沿前接收信号，上降沿时触发器翻转，（ 其Q的状态与D状态一致；但Q的状态总比D的状态变化晚一步，即Qn+1 =Dn；上升沿后输入 D不再起作用，触发器状态保持。 (即不会空翻),结论：,例：D 触发器工作波形图,3. 集成D触发器,5.3.2 T触发器,T触发器的状态方程,状态转换图,保持,计数,5.4 触发器的建立和保持时间,为使触发器可靠工作，在触发器输入信号与时钟脉冲触发沿之间有严格的时间要求。输入信号建立到触发沿到来的最小时间称为建立时间tset ，触发过后，输入信号保持的最小时间称为保持时间th 。使用维持阻塞触发器需注意这些时间。,例：画出以下四个触发器的输出波形,
