第6章微处理器概要

《第6章微处理器概要》由会员分享，可在线阅读，更多相关《第6章微处理器概要（114页珍藏版）》请在金锄头文库上搜索。

1、微机原理部分,第六章 INTEL 8086/88微处理器 第七章 内存组成、原理与接口 第八章 输入/输出(I/O)系统 第九章 中断技术,8086/88 CPU的内部结构 6.1 引脚及其功能 6.2 8086/88CPU子系统的基本配置 6.3 总线工作时序 附 微机系统总线,第六章 INTEL 8086/88微处理器,教学重点 最小模式下的基本引脚和总线形成 最小模式下的总线时序,8086/8088微处理器,由Intel公司于1978年开发（第三代CPU芯片），1981年被IBM公司在IBM PC、PC/XT系列微机中全面采用，并将其技术公开，使PC机得到迅速发展和普及应用。 40引脚双

2、列直插式芯片，采用单5V工作电源，标称工作频率5MHZ（时钟周期T200ns），在PC机中实际采用4.77MHZ（时钟周期T210ns）。它们有两种工作模式，提供20位地址线，内存寻址能力达1MB；对端口寻址使用其中16位地址，端口寻址能力达64K。8088的内部提供16位并行处理能力，而对外的数据线只有8位，是准16位CPU ，8086则是全16位CPU。,复习： 8086/88 CPU的内部结构,8086/8088微处理器的编程结构 编程结构：是指从程序员和使用者的角度看到的结构，亦可称为功能结构。 从功能上来看，8086CPU可分为两部分，即总线接口单元BIU（Bus Interface

3、 Unit）和执行单元EU（Execution Unit）。,8086微处理器的结构图：,8086/8088微处理器的组成 总线接口单元（BIU） 组成：段寄存器(DS、CS、ES、SS)； 16位指令指针寄存器IP(指向下一条要取出的指令代码)； 20位地址加法器(用来产生20位地址)； 6字节(8088为4字节)指令队列缓冲器； 总线控制逻辑。 功能：负责从内存中取指令，送入指令队列，实现CPU与存储器和I/O接口之间的数据传送。 执行单元（EU） 组成： ALU(算术逻辑单元)； 通用寄存器(AX、BX、CX、DX)； 专用寄存器(BP、SP、SI、DI)； 标志寄存器(PSW)； EU

4、控制系统。 功能：负责分析指令和执行指令。,BIU和EU的动作协调原则 BIU和EU按以下流水线技术原则协调工作，共同完成所要求的任务： 每当8086的指令队列中有两个空字节，BIU就会自动把指令取到指令队列中。其取指的顺序是按指令在程序中出现的前后顺序。 每当EU准备执行一条指令时，它会从BIU部件的指令队列前部取出指令的代码，然后用几个时钟周期去执行指令。在执行指令的过程中，如果必须访问存储器或者IO端口，那么EU就会请求BIU，进入总线周期，完成访问内存或者IO端口的操作；如果此时BIU正好处于空闲状态，会立即响应EU的总线请求。如BIU正将某个指令字节取到指令队列中，则BIU将首先完成

5、这个取指令的总线周期，然后再去响应EU发出的访问总线的请求。 当指令队列已满，且EU又没有总线访问请求时，BIU便进入空闲状态。 在执行转移指令、调用指令和返回指令时，由于待执行指令的顺序发生了变化，则指令队列中已经装入的字节被自动消除，BIU会接着往指令队列装入转向的另一程序段中的指令代码。,8088的指令执行过程演示：,6.1 引脚及其功能,图6.1 8086/88引脚图,外部特性表现在其引脚信号上，学习时请特别关注以下几个方面： 引脚的功能 信号的流向 有效电平 三态能力,信号从芯片向外输出，还是从外部输入芯片，或者是双向的,起作用的逻辑电平 高、低电平有效 上升、下降边沿有效,输出正常

6、的低电平、高电平外，还可以输出高阻的第三态,指引脚信号的定义、作用；通常采用英文单词或其缩写表示,8086/8088的两种工作模式（组态）,两种工作模式构成两种不同规模的应用系统 最小工作模式 构成小规模的应用系统 8086/8本身提供所有的系统总线信号 最大工作模式 构成较大规模的应用系统，例如可以接入数值协处理器8087 8086/8和总线控制器8288共同形成系统总线信号,两种工作模式利用MN/MX引脚区别 MN/MX接高电平为最小工作模式 MN/MX接低电平为最大工作模式 两种工作模式下的内部操作并没有区别但部分外部引脚功能不同 IBM PC/XT采用最大工作模式 讲授以最小工作模式展

7、开基本原理，对比的学习最大工作模式。,6.1.1 8086/8CPU最小工作模式下的引脚,8086的引脚图,最小工作模式的引脚信号,数据和地址引脚 读写控制引脚 中断请求和响应引脚 总线请求和响应引脚 其它引脚,1. 数据和地址引脚,AD7AD0（Address/Data） 地址/数据分时复用引脚，双向、三态 在访问存储器或外设的总线操作周期中，这些引脚在第一个时钟周期输出存储器或I/O端口的低8位地址A7A0 其他时间用于传送8位数据D7D0,什么是分时复用？,分时复用就是一个引脚在不同的时刻具有两个甚至多个作用 最常见的总线复用是数据和地址引脚复用 总线复用的目的是为了减少对外引脚个数 8

8、088 /8086CPU的数据地址线采用了总线复用方法,1. 数据和地址引脚（续1）,AD15AD8（Address） 中间8位地址/数据分时复用引脚，双向、三态 这些引脚在访问存储器或外设时，提供全部20位地址中的中间8位地址A15A8 其他时间用于传送8位数据D15D8 (8088 无此功能，只提供地址输出),1. 数据和地址引脚（续2）,A19/S6A16/S3（Address/Status） 地址/状态分时复用引脚，输出、三态 这些引脚在访问存储器的第一个时钟周期输出高4位地址A19A16 在访问外设的第一个时钟周期全部输出低电平无效 其他时间输出状态信号S6S3,S6为0表示8086

9、CPU占用总线 S5输出IF的状态（1能响应，0不能） S4 S3指明CPU正在使用的段寄存器,S4、S3的代码组合和对应的状态,2. 读写控制引脚,ALE（Address Latch Enable） 地址锁存允许，输出、三态、高电平有效 ALE引脚高有效时，表示复用引脚：AD7AD0和A19/S6A16/S3正在传送地址信息 由于地址信息在这些复用引脚上出现的时间很短暂，所以系统可以利用ALE引脚(下降沿)将地址锁存起来,地址总线形成,2. 读写控制引脚（续1）,M / IO（Memory / Input and Output） 存储器或I/O访问，输出、三态 该引脚输出低电平时，表示CPU

10、将访问I/O端口，这时地址总线A15A0提供16位I/O口地址 该引脚输出高电平时，表示CPU将访问存储器，这时地址总线A19A0提供20位存储器地址 8088改为 IO / M,2. 读写控制引脚（续2）,WR（Write） 写控制，输出、三态、低电平有效 有效时，表示CPU正在写出数据给存储器或I/O端口 RD（Read） 读控制，输出、三态、低电平有效 有效时，表示CPU正在从存储器或I/O端口读入数据,2. 读写控制引脚（续3）,M / IO 、WR和RD是最基本的控制信号 组合后，控制4种基本的总线周期,2. 读写控制引脚（续4）,READY 存储器或I/O端口就绪，输入、高电平有效

11、 在总线操作周期中，8086 CPU会在第3个时钟周期的前沿测试该引脚 如果测到高有效，CPU直接进入第4个时钟周期 如果测到无效，CPU将插入等待周期Tw CPU在等待周期中仍然要监测READY信号，有效则进入第4个时钟周期，否则继续插入等待周期Tw。,2. 读写控制引脚（续5）,DEN（Data Enable） 数据允许，输出、三态、低电平有效 有效时，表示当前数据总线上正在传送数据，可利用他来控制对数据总线的驱动 DT/R（Data Transmit/Receive） 数据发送/接收，输出、三态 该信号表明当前总线上数据的流向 高电平时数据自CPU输出（发送） 低电平时数据输入CPU（接

12、收）,数据总线形成,BHE/S7 （Byte High Enable/Status） 高8位数据允许/状态复用引脚，输出，三态 分时输出有效信号，在第一个时钟周期输出控制是否进行高位字节数据（D8D15）传送，它与地址总线的A0组合控制数据操作的宽度和类型（16位或高8位、低8位）。 其他时间输出S7 状态信号，但S7 未定义任何实际意义。,2. 读写控制引脚（续6）,BHE和A0的功能,2. 读写控制引脚（续6）,SS0（System Status 0） 最小工作模式下的状态输出信号 IO/M和DT/R与它一道，通过编码指示CPU在最小模式下的8种工作状态： 1. 取指（000） 5. 中断

13、响应（100） 2. 存储器读（001） 6. I/O读（101） 3. 存储器写（010） 7. I/O写（110） 4. 过渡状态（011） 8. 暂停（111）,变为,3. 中断请求和响应引脚,INTR（Interrupt Request） 可屏蔽中断请求，输入、高电平有效 有效时，表示请求设备向CPU申请可屏蔽中断 该请求的优先级别较低，并可通过关中断指令CLI清除标志寄存器中的IF标志、从而对中断请求进行屏蔽,3. 中断请求和响应引脚（续1）,INTA（Interrupt Acknowledge） 可屏蔽中断响应，输出、低电平有效 有效时，表示来自INTR引脚的中断请求已被CPU响应

14、，CPU进入中断响应周期 中断响应周期是连续的两个，每个都发出有效响应信号，以便通知外设他们的中断请求已被响应、并令有关设备将中断向量号送到数据总线,3. 中断请求和响应引脚（续2）,NMI（Non-Maskable Interrupt） 不可屏蔽中断请求，输入、上升沿有效 有效时，表示外界向CPU申请不可屏蔽中断 该请求的优先级别高于INTR，并且不能在CPU内被屏蔽 当系统发生紧急情况时，可通过他向CPU申请不可屏蔽中断服务,主机与外设进行数据交换通常采用可屏蔽中断 不可屏蔽中断通常用于处理掉电等系统故障,4. 总线请求和响应引脚,HOLD 总线保持（即总线请求），输入、高电平有效 有效时

15、，表示总线请求设备向CPU申请占有总线 该信号从有效回到无效时，表示总线请求设备对总线的使用已经结束，通知CPU收回对总线的控制权,DMA控制器等主控设备通过HOLD申请 占用系统总线（通常由CPU控制）,4. 总线请求和响应引脚（续1）,HLDA（HOLD Acknowledge） 总线保持响应（即总线响应），输出、高电平有效 有效时，表示CPU已响应总线请求并已将总线释放 此时CPU的地址总线、数据总线及具有三态输出能力的控制总线将全面呈现高阻，使总线请求设备可以顺利接管总线 待到总线请求信号HOLD无效，总线响应信号HLDA也转为无效，CPU重新获得总线控制权,5. 其它引脚,RESET

16、 复位请求，输入、高电平有效 该信号有效(至少保持4个时钟周期的高电平),将使CPU回到其初始状态；当他再度返回无效时，CPU将重新开始工作 CPU清除IP、DS、ES、SS、PSW、指令队列为0；置CS为0FFFFH。,计算机系统复位后的启动物理地址为：0FFFF0H,5. 其它引脚（续1）,CLK（Clock） 时钟输入 通常与8284A时钟发生器的时钟输出端相连 系统通过该引脚给CPU提供内部定时信号。8086/8的标准工作时钟为5MHz IBM PC/XT机的8088采用了4.77MHz的时钟，其周期约为210ns,5. 其它引脚（续2）,Vcc 电源输入，向CPU提供5V电源 GND（2根） 接地，向CPU提供参考地电平 MN/MX（Minimum/Maximum） 组态选择，输入 接高电平时，8088引脚工作