第6章 时序逻辑电路5

《第6章 时序逻辑电路5》由会员分享，可在线阅读，更多相关《第6章 时序逻辑电路5（66页珍藏版）》请在金锄头文库上搜索。

1、1,第六章 时序逻辑电路,Chapter 6 Sequential Logic Circuit,第一节 概述 第二节 时序逻辑电路的三种基本描述方法 第三节 同步时序逻辑电路分析 第四节 异步时序逻辑电路分析 第五节 时序逻辑电路的设计方法及设计实例 第六节 几种常见的时序逻辑电路 第七节 时序逻辑电路的竞争冒险现象,2,上次课内容回顾,用集成计数器构成M进制计数器的方法,反馈复位法、反馈置数法; 同步、异步的差别,1. 同步 清零(或置数)端计数终值为 SN1 异步 清零(或置数)端计数终值为 SN,2. 用集成 二进制 计数器扩展容量后， 终值 SN (或 SN1 )是二进制代码；,3.

2、用集成十进制计数器扩展容量后， 终值 SN (或SN1 )的代码由个位、十位、 百位的十进制数对应的 BCD 代码构成。,进位输出必须用稳态译码，要有至少一个CP周期的宽度,3,功能表：,1,0 0 0 0,0,0,X,X,X X,置零,0,1,X X,预置数,X,1,1,0 1,保持,X,1,1,X 0,保持（但C=0）,1,1,1 1,计数,X X X X,0,1,X X X X,X X X X,0,0 0 1 1,0 0 1 1,74LS161,4,6.6.4 寄存器和移位寄存器 (Register and Shift-register),一、寄存器 功能：存储二进制代码。 组成：由具有

3、存储功能的触发器构成。另外，寄存器还应有执行数据接收和清除命令的控制电路，一般由门电路构成。 按接收数码的方式不同，寄存器有双拍工作方式和单拍工作方式两种。,5,若输入：1 0 0 1,0 0 0 0,存入： 1 0 0 1,存数指令,CP,Q0,Q1,Q2,Q3,D0,D1,D2,D3,工作原理,6,寄存器双拍工作方式示意图,双拍工作方式的优点：电路简单； 缺点：每次接收数据必须给两个控制脉冲，限制了电路的工作速度。,1、双拍工作方式,7,寄存器单拍工作方式示意图,2、单拍工作方式的寄存器,8,移位寄存器除了具有存储代码的功能，还具有移位功能，即将存储在寄存器中的代码在CP作用下进行左移或右

4、移。 应用范围：寄存代码、实现数据的串行并行转换、数值运算以及数据处理等。,（1）右移移位寄存器,（2）左移移位寄存器,（3）双向移位寄存器,二、移位寄存器,9,(1) 右移移位寄存器,右移移位寄存器电路图,总效果相当于每来一个CP移位寄存器中原有的代码依次右移了一位。例：若 ，而在4个CP内输入的代码依次为1011，试分析右移情况。,1、单向移位寄存器,如图分析可知：,10,(2) 左移移位寄存器,左移移位寄存器电路图,总效果相当于每来一个CP移位寄存器中原有的代码依次左移了一位。例：若 ，而在4各CP内输入的代码依次为0011，试分析左移情况。,如图分析可知：,11,D触发器组成的4位双向

5、移位寄存器,在单向移位寄存器基础上，增加由门电路组成的控制电路，便可构成双向移位寄存器。,下面即重点介绍多功能寄存器74194。,2、双向移位寄存器,12,根据移位数据的输入输出方式，又可将它分为： 串行输入串行输出 串行输入并行输出 并行输入串行输出 并行输入并行输出 四种电路结构：,串入串出,串入并出,并入串出,并入并出,移位寄存器的主要应用：,13,移位寄存器的主要应用： (1)串并转换,14,移位寄存器的主要应用： (2) 并串转换,15,移位寄存器的主要应用：,(3) 脉冲节拍延时, 串入串出时：, 延迟时间为：,(4) 计数分频电路、序列信号发生器,16,74194惯用逻辑符号及功

6、能表如下：,74194惯用逻辑符号,74194工作方式控制表,6.6.5 多功能集成寄存器,1、74194的功能 74194是带“异步清零”功能CP上升沿触发的四位并行双向移位寄存器。,一、四位并行双向移位寄存器74194,17,74194功能表,18,(1) 74194实现左移、右移和并入置数的电路,74194分别实现左移、右移和并入功能,2、74194的应用：,19,该例图解,【例】试用两片74194构成8位移位寄存器。,20,【例】试画出如图所示逻辑电路的输出波形（Q0Q3)，并分析该电路的功能。,启动：11(并入)0111,1011110111100111,21,该逻辑电路的输出波形。

7、,该例图解,功能？,模4计数器、顺序脉冲发生器,22,在某些移位寄存器构成的电路中，可以用电路不同的状态表示输入时钟信号CP的数目，即可对CP进行计数，这样的电路叫做移位寄存器型计数器。,移位寄存器型计数器的一般结构形式如图：,移位寄存器型计数器,23,移位寄存器型计数器的一般结构形式如图：,其中反馈电路函数形式可写成：,24,1）环形计数器,四位环形计数器电路图,若 ，则状态转换图如下：,四位环形计数器状态转换图,分析四位环形和扭环形计数器。,思考：自启动设计？,25,2) 扭环形计数器,四位扭环形计数器电路图,若 ，则状态转换图如下：,四位扭环形计数器状态转换图,思考：自启动设计？,26,

8、环形计数器和扭环形计数器的共同点是： 1、电路结构极其简单； 2、均无法自启动； 3、状态利用率都比较低，有过多浪费，如下表所示：,环形计数器和扭环形计数器小结,27,(1) 74194用作环形计数器,电路及等效图,28,时序图,状态转换图,29,(2) 74194用作扭环形计数器(约翰逊计数器),无效循环,30,【例3】试用74194构成模12的扭环形计数器（令初态为000000）,状态转换图,31,二、串/并入串/并出移位寄存器74195,32,二、串/并入串/并出移位寄存器74195,异步清零,置数,保持-右移,不变,置0-右移,取反-右移,置1-右移,74LS195电路功能表,33,二

9、、74LS195的典型应用, 串并转换,工作原理： 清零，同步置数为“D00111111”； 片Q3=1时，移位； 6次右移后，片Q3=0 又同步置数； 片Q3作转换结束标志，通知并行输出；,7位串行并行转换器,34,二、74LS195的典型应用,并串转换,工作原理： 在启动信号和CP的作用下，同步置数为“0DI0DI1DI6”，此时串行输出第一位DI6 ； 在CP作用下置1右移； 6个CP后，串行数据全部输出，此时G1=0 ； 下一CP又并行置数；,7位并行串行转换器,35,二、74LS195的典型应用,任意模值计数器,【例6-12】用74LS195 4位移位寄存器，实现模12的同步计数器。

10、,取反-左移 保持-左移 取反-左移 保持-左移 取反-左移 保持-左移 同步置数,36,二、74LS195的典型应用,任意模值计数器,【例6-12】用74LS195 4位移位寄存器，实现模12的同步计数器。,37,本次授课内容小结,寄存器; 单拍/双拍工作方式; 移位寄存器; 工作原理; 应用:串并,并串转换; 移位寄存器型计数器:环形/扭环形计数器; 集成移位寄存器; 74LS194; 74LS195;,38,上次授课内容 回顾,寄存器; 单拍/双拍工作方式; 移位寄存器; 工作原理; 应用:串并,并串转换; 移位寄存器型计数器:环形/扭环形计数器; 集成移位寄存器; 74LS194; 7

11、4LS195;,39,6.6.6 顺序脉冲发生器(节拍脉冲发生器),(一) 特点： 在一些数字系统中，有时要求系统的控制部分能给出一组在时间上有一定先后顺序的脉冲信号，再用这组脉冲形成所需要的各种控制信号。顺序脉冲发生器就可用来产生这样一组顺序（节拍）脉冲。,40,6.6.6 顺序脉冲发生器(节拍脉冲发生器),(二) 顺序脉冲发生器的构成方法： 1、当顺序脉冲数较少时，可以用移位寄存器构成。 例如，当环形计数器工作在每个状态只有一个1(或0)的循环状态时，它就是一个顺序脉冲发生器。 此方案的 优点：电路结构比较简单，不必附加译码电路。 缺点：使用触发器的数目比较多，同时还必须采用能自启动的反馈

12、逻辑电路。,41,2、当顺序脉冲数较多时，可以用计数器和译码器组合成顺序脉冲发生器。,例：,用计数器和译码器组成的顺序脉冲发生器电路图,42,由于使用了异步计数器，在电路状态转换时三个触发器翻转时有先有后，因此当两个以上触发器状态同时改变时可能会发生竞争冒险现象，而有可能在译码器的输出端出现尖峰脉冲。如波形图所示： 001010: 001000010 101110:101100110 111000: 110100000,用计数器和译码器组成的顺序脉冲发生器波形图,43,消除输出端尖峰脉冲的几种方法：,1）接入滤波电容 优点：简单易行； 缺点：增加输出电压波形的上升时间和下降时间，使波形变坏。,

13、2）引入选通脉冲 选通脉冲的有效时间应与触发器的翻转时间错开。,44,例：,用中规模集成电路加选通脉冲构成的顺序脉冲发生器电路图及波形图,45,（一）特点： 在数字信号的传输和数字系统的测试中，有时需要用到一组特定的串行数字信号。通常把这种串行数字信号叫做序列信号，产生序列信号的电路称为序列信号发生器。,6.5.7 序列信号发生器,46,(二) 序列信号发生器的构成方法： 1) 用计数器和数据选择器组成序列信号发生器。 例：,6.5.7 序列信号发生器,输出是反码，为： 00010111(D0D7),47,例：试用下图产生“00010111”8位序列信号。,用带反馈逻辑电路的移位寄存器组成的序

14、列信号发生器电路图,2）用带反馈逻辑电路的移位寄存器组成序列信号发生器。,48,用带反馈逻辑电路的移位寄存器组成的 序列信号发生器 状态转换表,CP顺序,Q2 Q1 Q0,D0,设： 0 0 0 0,则：,1,0,0,1,2,0,1,0,3,1,0,1,4,0,1,1,5,1,1,1,6,1,1,0,1,0,1,1,1,0,0,7,1,0,0,0,8,0,0,0,1,49,用74LS160(10进制加法计数器)和一片74LS151及必要的门电路，设计一个序列信号发生器电路，使之在一系列CP信号作用下能周期性的输出“1010110111”的序列信号。,0,Y=Q3(Q2Q1Q0)+Q3(Q2Q1

15、Q0)+ Q3(Q2Q1Q0)+ Q3(Q2Q1Q0)+Q3(Q2Q1Q0)+Q3(Q2Q1Q0)+Q3(Q2Q1Q0) = 1(Q2Q1Q0)+ Q3(Q2Q1Q0)+Q3 (Q2Q1Q0)+ 0(Q2Q1Q0)+Q3 (Q2Q1Q0)+ Q3(Q2Q1Q0)+ 0(Q2Q1Q0)+ Q3(Q2Q1Q0),故令： D0=1, D1=Q3, D3=D6=0; D2=D4=D5=D7=Q3,50,用74LS160(10进制加法计数器)和一片74LS151及必要的门电路，设计一个序列信号发生器电路，使之在一系列CP信号作用下能周期性的输出“1010110111”的序列信号。,0,D0=1,D3=D6=0;D1=Q3, D2=D4=D5=D7=Q3,51,用74LS160(10进制加法计数器)和74LS151及必要的门电路，设计一个序列信号发生器电路，使之在一系列CP信号作用下能周期性的输出“1010110111”的序列信号。,1,52,用74LS160(10进制加法计数器)和74LS151及必要的门电路，设计一个序列信号发生器电路，使之在一系列CP信号作用下能周期性的输出“1010110111”的序列信号。,2,53,用