《第6章半导体存储器和可编程逻辑器件》由会员分享，可在线阅读，更多相关《第6章半导体存储器和可编程逻辑器件（65页珍藏版）》请在金锄头文库上搜索。
1、电子技术,（数字部分）,第6章 半导体存储器和可编程逻辑器件,6.1 半导体存储器 6.2 可编程逻辑器件PLD,2,6.1 半导体存储器,半导体存贮器能存放大量二值信息的半导体器件。,存储器的主要性能指标:,存储时间,存储容量,半导体存储器按存取功能可分为两大类。 （1）只读存储器ROM ROM一般用来存放固定的程序和常数，所谓“只读”，是指不能随机写入。 （2）随机存取存储器RAM RAM主要用于存放各种现场的输入输出数据和中间运算结果。其特点是能随机读出或写入。,3,存储器,RAM (Random-Access Memory),ROM (Read-Only Memory),固定ROM,可
2、编程ROM,PROM,EPROM,E2PROM,6.1.1 随机存储器RAM 6.1.2 只读存储器ROM,4,几个基本概念：,存储容量（M)：存储二值信息的总量。,字数：字的总量。,字长（位数）：表示一个信息多位二进制码称为一个字， 字的位数称为字长。,存储容量（M)字数位数,地址：每个字的编号。,字数=2n （n为存储器外部地址线的线数）,5,6.1.1 随机存储器RAM,6,RAM可分为单极型和双极型：双极型工作速率高，但是集成度不如单极型的高。目前，由于工艺水平的不断提高，单极型RAM的速率已经可以和双极型RAM相比，而且单极型RAM具有功耗低的优点。这里只以单极型RAM为例进行分析。
3、,单极型RAM又可分为静态RAM与动态RAM：静态RAM是用MOS管触发器来存储代码，所用MOS管较多、集成度低、功耗也较大。动态RAM是用栅极分布电容保存信息，它的存储单元所需要的MOS管较少，因此集成度高、功耗也小。静态RAM使用方便，不需要刷新。,一、RAM的基本结构,RAM的基本结构如下图所示：,存储矩阵,地址译码器,和读写电路,地址,片选信号,读写控制信号,数据输入 和输出信号,7,下图是二元寻址的M字1位RAM结构图，它的存储矩阵是nm位。地址译码器分行译码器和列译码器，只有行及列共同选中的单元才能进行读、写。这种寻址的方式所需要行线和列线的总数较少。例如要存储256字1位的容量，
4、采用一元寻址就需要256条字线，若采用二元寻址只需n=16，m=16，共32条线也就可以了。,n,m,R,列 地 址 全 0,行 地 址 全 0,1,1,8,二、RAM的存储单元,1.静态随机存取存储器(SRAM),SRAM 的本结构,高阻,输入,输出,高阻,9,SRAM 的工作模式,10,RAM存储单元,静态SRAM(Static RAM),双稳态存储单元电路,来自列地址译码器的输出,来自列地址译码器的输出,11,RAM存储单元,静态SRAM(Static RAM),T5、T6导通,T7 、T8均导通,Xi =1,Yj =1,触发器的输出与数据线接通，该单元通过数据线读取数据。,触发器与位线
5、接通,12,动态存储单元及基本操作原理,T,存储单元,写操作:X=1 =0,T导通，电容器C与位线B连通,输入缓冲器被选通，数据DI经缓冲器和位线写入存储单元,如果DI为1，则向电容器充电，C存1;反之电容器放电,C存0 。,2.动态随机存取存储器,13,读操作:X=1 =1,T导通，电容器C与位线B连通,输出缓冲器/灵敏放大器被选通，C中存储的数据通过位线和缓冲器输出,每次读出后，必须及时对读出单元刷新，即此时刷新控制R也为高电平，则读出的数据又经刷新缓冲器和位线对电容器C进行刷新。,14,3. 存储器容量的扩展,位扩展可以利用芯片的并联方式实现。,(1) 字长（位数）的扩展-用4KX4位的
6、芯片组成4KX16位的存储系统。,15,RAM存储容量的扩展,(2)字数的扩展用用8KX8位的芯片组成32KX8位的存储系统。,芯片数=4,系统地址线数=15,系统:A0 A14,A13 A14?,芯片:A0 A12,16,32K8位存储器系统的地址分配表,17,字数的扩展可以利用外加译码器控制存储器芯片的片选输入端来实现。,18,6.1.2 只读存储器ROM,19,只读存储器，工作时内容只能读出，不能随时写入，所以称为只读存储器。(Read-Only Memory),ROM的分类,按写入情况划分,固定ROM,可编程ROM,PROM,EPROM,E2PROM,按存贮单元中器件划分,二极管ROM
7、,三极管ROM,MOS管ROM,一、ROM的 定义与基本结构,存储矩阵,ROM的定义与基本结构,地址译码器,存储矩阵,输出控制电路,20,一、固定ROM,图中采用一个2线4线地址译码器将两个地址码A0、Al译成四个地址W0W3。存储单元是由二极管组成的44存储矩阵，其中1或0代码是用二极管有无来设置的。即当译码器输出所对应的W（字线）为高时，在线上的二极管导通，将相应的D（位线）与W相连使D为1，无二极管的D为0，如图中所存的信息为： D0：0101；D1：1110；D2：0011；D3：1010。,21,三、ROM（二极管PROM）结构示意图,存储 矩阵,位线,字线,输出控制电路,M=44,
8、地址译码器,22,字线与位线的交点都是一个 存储单元。交点处有二极管 相当存1，无二极管相当存0,23,字线,存储 矩阵,位线,字线与位线的交点都是一个存储单元。 交点处有MOS管相当存0，无MOS管相当存1。,两维译码,24,四、紫外线擦除、电可编程的EPROM2716器件,EPROM2716是2118位可改写存储器，有11位地址线A0A10，产生字线为2048条，D7D0是8位数据输出/输入线，编程或读操作时，数据由此输入或输出。,25,五、集成电路ROM,AT27C010，,128K8位ROM,26,27,6.2 可编程逻辑器件PLD,6.2.1 PLD基本结构 6.2.2 PLD分类
9、6.2.3 通用阵列逻辑GAL 6.2.4 复杂可编程逻辑器件CPLD 6.2.5 现场可编程门阵列FPGA,28,可编程逻辑器件是一种可以由用户定义和设置逻辑功能的器件。该类器件具有逻辑功能实现灵活、集成度高、处理速度快和可靠性高等特点。,6.2.1 PLD基本结构,与门 阵列,或门 阵列,乘积项,和项,PLD主体,输入 电路,输入信号,互补 输入,输出 电路,输出函数,可由或阵列直接输出，构成组合输出； 通过寄存器输出，构成时序方式输出。,1、PLD的基本结构,29,30,2. PLD的逻辑符号表示方法,(1) 连接的方式,31,(2)基本门电路的表示方式,L=ABC,与门,或门,L=A+
10、B+C+D,32,三态输出缓冲器,输出恒等于0的与门,输出为1的与门,输入缓冲器,33,(3)简单的PROM电路图，右图是左图的简化形式。,实现的函数为：,固定连接点 （与）,编程连接点 （或）,34,6.2.2 PLD的分类,(1)按集成密度划分为,35,(2)按结构特点划分,简单PLD (PAL，GAL),复杂的可编程器件(CPLD) : CPLD的代表芯片如：Altera的MAX系列,现场可编程门阵列(FPGA),36,PLD中的三种与、或阵列,与阵列、或阵列均可编程(PLA),与阵列固定，或阵 列可编程(PROM),与阵列可编程，或阵列固定(PAL和GAL等),(3)按PLD中的与、或
11、阵列是否编程分,37,（4）PLD 实现组合逻辑电路,例1 由PLA构成的逻辑电路如图所示，试写出该电路的逻辑表达式，并确定其逻辑功能。,写出该电路的逻辑表达式：,38,AnBnCn,AnBn,AnCn,BnCn,全加器,39,例2 试写出该电路的逻辑表达式。,40,用PLD实现逻辑电路的方法与过程,用可编程逻辑器件设计电路需要相应的开发软件平台和编程器，可编程逻辑器件开发软件和相应的编程器多种多样。,可编程逻辑器件设计电路过程如下图所示。,器时 件序 功检 能查,特别是一些较高级的软件平台，一个系统除了方案设计和输入电路外，其它功能都可用编程软件自动完成。,41,例3: 试用PLA实现四位自
12、然二进制码转换成四位格雷码。,（1）设四位自然二进制码为B3B2B1B0，四位格雷码为G3G2G1G0，其对应的真值表如下表所示。,根据表列出逻辑函数并简化，得最简输出表达式如下：,42,（2）转换器有四个输入信号，化简后需用到7个不同的乘积项，组成4 个输出函数，故选用四输入的74PLA实现，下图是四位自然二进制码转换为四位格雷码转换器PLA阵列图。,右图仅用了七个乘积项，比PROM全译码少用9个，实现的逻辑功能是一样的。从而降低了芯片的面积，提高了芯片的利用率，所以用它来实现多输入、多输出的复杂逻辑函数较PROM有优越之处。,PLA除了能实现各种组合电路外，还可以在或阵列之后接入触发器组，
13、作为反馈输入信号，实现时序逻辑电路。,与阵列,或阵列,四个自然二进制码输入,43,从以上设计可知，用PLA设计电路具有节省存储单元等等优点。,但是由于PLA制作工艺复杂，并且不具备优秀的软件开发工具的支持，使得PLA的性能价格比不理想，使其发展受到限制。,以后科技工作者发明了性能价格比更加良好的器件可编程阵列逻辑（PAL）。,44,6.2.3 通用阵列逻辑GAL,45,采用E2CMOS工艺和灵活的输出结构，有电擦写反复编程的特性。,与PAL相比，GAL的输出结构配置了可以任意组态的输出逻辑宏单元OLMC（Output Logic Macro Cell）。,GAL和PAL在结构上的区别见下图：,
14、适当地 为OLMC进 行编程， GAL就可以 在功能上代 替前面讨论 过的PAL各 种类型及其 派生类型。,46,（一）GAL器件结构和特点,GAL器件型号定义和PAL一样根据输入输出的数量来确定，GAL16V8中的16表示阵列的输入端数量，8表示输出端数量，V则表示输出形式可以改变的普通型。,1. GAL16V8的基本结构,一个共用时钟CLK,47,2. GAL输出逻辑宏单元OLMC的组成,输出逻辑宏单元OLMC 由或门、异或门、D触发器、多路选择器MUX、时钟控制、使能控制和编程元件等组成，如下图：,48,3. 输出逻辑宏单元OLMC组态,输出逻辑宏单元由对AC1(n) 和AC0进行编程决
15、定PTMUX、TSMUX、OMUX和FMUX的输出，共有5种基本组态：,专用输入组态、专用输出组态、复合输入/输出组态、寄存器组态和寄存器组合I/O组态。8个宏单元可以处于相同的组态，或者有选择地处于不同组态。,(1) 专用输入组态 ：,49,(2) 专用输出组态：,50,（3）寄存器组态：当AC1(n)0，AC01时，如下图所示。,此时OMUX选中触发器的同相输出Q端作为输出信号。,51,4. GAL是继PAL之后具有较高性能的PLD，和PAL相比，具有以 下特点：,有较高的通用性和灵活性：它的每个逻辑宏单元可以根据 需要任意组态，既可实现组合电路，又可实现时序电路。,(2) 100可编程：GAL采用浮栅编程技术，使与阵列以及逻 辑宏单元可以反复编程，当编程或逻辑设计有错时，可 以擦除重新编程、反复修改，直到得到正确的结果，因 而每个芯片可100编程。,(3) 100%可测试：GAL的宏单元接成时序状态，可以通过测 试软件对它们的状态进行预置，从而可以随意将电路置 于某一状态，以缩短测试过程，保证电路在编程以后， 对编程结果100可测。,(4) 高性能的E2COMS工艺：GAL具有高速度、低功耗的特点，并且编程数据可保存20年以上。,52,（二）GAL器件的编程方法和应用,对GAL编程是设计电路的最后一个环节。除了对与阵列编程之外，还要对逻辑宏单元进行编程，以达到预定的输出
