《第2章89c51单片机硬件结构和原理》由会员分享，可在线阅读，更多相关《第2章89c51单片机硬件结构和原理（149页珍藏版）》请在金锄头文库上搜索。
1、2019年10月28日12时58分,1,目 录,第一章 微机基础知识 第二章 89C51单片机的结构和原理 第三章 89C51指令系统 第四章 汇编语言程序设计知识 第五章 中断系统 第六章 定时器及应用 第七章 89C51串行口及通信技术 第八章 单片机小系统片外扩展 第九章 应用系统配置及接口技术 附录A 89C51指令系统表 参考资料,Exit,2019年10月28日12时58分,2,2.1 MCS-51单片机的结构,2.2 MCS-51单片机引脚及其功能,2.3 89C51存储器配置,2.4 CPU时序,2.5 复位及复位电路,2.6 89C51单片机的低功耗工作方式,返回,第二章 M
2、CS-51单片机的结构和原理,2.7 输出/输入端口结构, 2.8 思考题与习题,2019年10月28日12时58分,3,2.1 MCS-51单片机的结构,2.1.1 MCS-51单片机的基本组成,2.1.2 MCS-51单片机内部结构,返回,2019年10月28日12时58分,4,2.1.1 MCS-51单片机的基本组成,一、组成,二、MCS-51系列单片机的性能,返回,2019年10月28日12时58分,5,一、组成,89C51单片机结构框图 如图2-1所示,返回,89C51单片机结构框图,89C51 CPU,振荡器和时序 OSC,64KB 总线 扩展控制器,数据存储器 256B RAM/
3、SFR,216位 定时器/计数器,可编程I/O,程序存储器 4KBROM,可编程全双工 串行口,外中断,内中断,控制,并行口,串行通信,外部时钟源,外部事件计数,返回,2019年10月28日12时58分,7,一、组成,一个8位 的微处理器CPU。,返回,2019年10月28日12时58分,8,一、组成,用以存放可以读/写的数据，如运算的中间结果、最终结果以及欲显示的数据等。,片内数据存储器(RAM128B/256B）:,返回,2019年10月28日12时58分,9,一、组成,用以存放程序、一些原始数据和表格。但有一些单片机内部不带ROM/EPROM，如8031、8032、80C31等。,片内程
4、序存储器Flash ROM （4KB/8KB）:,返回,2019年10月28日12时58分,10,一、组成,每个口可以用作输入，也可以用作输出。,四个8位并行I/O（输入/输出）接口 P0P3:,返回,2019年10月28日12时58分,11,一、组成,每个定时/计数器都可以设置成计数方式，用以 对 外部事件进行计数，也可以设置成定时方式，并可以根据计数或定时的结果 实现计算机控制。,两个或三个定时/计数器:,返回,2019年10月28日12时58分,12,一、组成,可实现单片机与单片机或其它微机之间串行通信。,一个全双工UART的串行I/O口:,返回,2019年10月28日12时58分,13
5、,一、组成,但需外接晶振和电容。,片内振荡器和时钟产生电路:,返回,2019年10月28日12时58分,14,一、组成,五个中断源的中断控制系统。,返回,2019年10月28日12时58分,15,二、MCS-51系列单片机的性能,如表2-1所示。表中型号带“C”表示所用的是CMOS工艺，具有功耗低的优点。,返回,MCS-51系列单片机的性能表,返回,2019年10月28日12时58分,17,2.1.2 MCS-51单片机内部结构,一、结构图,二、结构组成,返回,2019年10月28日12时58分,18,一、结构图,由 中央处理单元（CPU）、存储器（ROM及RAM）和I/O接口组成。 MCS-
6、51单片机内部结构如 图2-2所示。,返回,P0驱动器,P2驱动器,P0锁存器,P2锁存器,RAM地址寄存器,128BRAM,4KB Flash ROM,B寄存器,暂存器1,暂存器2,ACC,SP,程序地址寄存器,缓冲器,PC增1,PC,DPTR,中断、串行口和定时器,PSW,P1锁存器,P1驱动器,P3锁存器,P3驱动器,定时控制,指令寄存器,指令译码器,OSC,ALU,P0.0-P0.7,P2.0-P2.7,P3.0-P3.7,P1.0-P1.7,XTAL1 XTAL2,PSEN ALE EA RET,89C51单片机 内部结构图,返回,2019年10月28日12时58分,20,二、结构组
7、成,（一）、中央处理单元（CPU）,（二）、存储器,（三）、I/O接口,返回,2019年10月28日12时58分,21,（一）、中央处理单元（CPU）,1运算器,返回,2控制器,2019年10月28日12时58分,22,1运算器,（1）8位的ALU：,返回,（2）8位累加器ACC（A）：,（3）8位程序状态寄存器PSW：,（4）8位寄存器B：,（5）布尔处理器：,（6）2个8位暂存器：,2019年10月28日12时58分,23,1运算器,可对4位、8位、16位数据进行操作。,返回,（1）8位的ALU：,2019年10月28日12时58分,24,1运算器,（2）8位累加器ACC（A）：,它经常作
8、为一个运算数经暂存器2进入ALU的输入端，与另一个来自暂存器1的运算数进行运算，运算结果又送回ACC。,返回,2019年10月28日12时58分,25,1运算器,指示指令执行后的状态信息供程序查询和判别用。,（3）8位程序状态寄存器PSW：,返回,2019年10月28日12时58分,26,1运算器,（4）8位寄存器B：,在乘除运算时，用来存放一个操作数也用来存放运算后的一部分结果；如不能做乘除运算时，作为通用寄存器。,返回,2019年10月28日12时58分,27,1运算器,（5）布尔处理器：,专门用于处理位操作的，以PSW中的C为其累加器。,返回,2019年10月28日12时58分,28,1
9、运算器,（6）2个8位暂存器：,ALU的两个入口处。,返回,2019年10月28日12时58分,29,2控制器,（1）程序计数器PC（16位）,（2）指令寄存器IR及指令译码器ID,（3）振荡器和定时电路,返回,2019年10月28日12时58分,30,（1）程序计数器PC（16位）,由两个8位计数器PCH、PCL组成。 PC是程序的字节地址计数器，PC内容为将要执行的指令地址。 改变PC内容，改变执行的流向。 PC可对64KB的ROM直接寻址，也可对89C51片内RAM寻址。,返回,2019年10月28日12时58分,31,（2）指令寄存器IR及指令译码器ID,由PC中的内容指定ROM地址，
10、取出来的指令经IR送至ID，由ID对指令译码产生一定序列的控制信号，以执行指令所规定的操作。,返回,2019年10月28日12时58分,32,（3）振荡器和定时电路,89C51单片机片内有振荡电路，只需外接石英晶体和频率微调电容（2个30pF左右），其频率范围为1.2MHz12MHz。该信号作为89C51工作的基本节拍即时间的最小单位。,返回,2019年10月28日12时58分,33,（二）、存储器,1、程序存储器（ROM）,2、数据存储器（RAM）,返回,2019年10月28日12时58分,34,1、程序存储器（ROM）,地址从0000H开始。 用于存放程序和表格常数。,返回,2019年10
11、月28日12时58分,35,2、数据存储器（RAM）,地址为00H7FH。 用于存放运算的中间结果、数据暂存以及数据缓冲等。 这128B的RAM中有32个字节单元可指定为工作寄存器。 片内还有21个特殊功能寄存器（SFR），它们同128字节RAM统一编址，地址为80HFFH。后面详细介绍。,返回,2019年10月28日12时58分,36,（三）、I/O接口,89C51有四个8位并行I/O接口P0P3。 它们都是双向端口，每个端口各有8条I/O线。 P0-P3口四个锁存器同RAM统一编址，可作为SFR来寻址。,返回,2019年10月28日12时58分,37,2.2 MCS-51单片机引脚及其功能
12、,2.2.1 MCS-51单片机引脚,2.2.2 MCS-51单片机引脚功能,返回,2019年10月28日12时58分,38,2.2.1 89C51单片机引脚,89C51单片机引脚如图2-3所示。,返回,89C51单片机引脚图,返回,2019年10月28日12时58分,40,2.2.2 89C51单片机引脚功能,一、电源引脚：Vcc和Vss 二、时钟电路引脚：XTAL1和XTAL2 三、控制信号引脚RST、ALE、PSEN和EA 四、I/O端口P0、P1、P2和P3,返回,2019年10月28日12时58分,41,一、电源引脚：Vcc和Vss,1Vcc(40脚)：电源端，为+5V。 2Vss(
13、20脚)：接地端。,返回,图2-3,2019年10月28日12时58分,42,二、时钟电路引脚：XTAL1和XTAL2,XTAL2（18脚）：接外部晶体和微调电容的一端；在89C51 片内它是振荡电路反向放大器的输出端，振荡电路的频率就是晶体固有频率。若需采用外部时钟电路时，该引脚输入外部时钟脉冲。89C51/8031正常工作时，该引脚应有脉冲信号输出。,返回,2019年10月28日12时58分,43,XTAL1（19脚）：接外部晶体和微调电容的另一端；在片内它是振荡电路反向放大器的输入端，在采用外部时钟时，该引脚接地。,二、时钟电路引脚：XTAL1和XTAL2,返回,2019年10月28日1
14、2时58分,44,三、控制信号引脚： RST、ALE、PSEN和EA,RST/VPD（9脚）： RST：复位信号输入端，高电平有效。当此输入端保持两个机器周期的高电平时，就可以完成复位操作。,返回,2019年10月28日12时58分,45,RST/VPD（9脚）： VPD ：RST引脚的第二功能，备用电源输入端。当主电源Vcc 发生故障，降低到低电平规定值时，将+5V电源自动接入该引脚，为RAM提供备用电源，以保证RAM中的信息不丢失，使得复位后能继续正常运行。,三、控制信号引脚： RST、ALE、PSEN和EA,返回,2019年10月28日12时58分,46,ALE/PROG（30脚）： A
15、LE：地址锁存允许信号端。正常工作时，该引脚以振荡频率的1/6固定输出正脉冲。CPU访问片外存储器时，该引脚输出信号作为锁存低8位地址的控制信号。它的负载能力为8个LS型TTL负载。,三、控制信号引脚： RST、ALE、PSEN和EA,返回,2019年10月28日12时58分,47,ALE/PROG（30脚）： PROG：是对片内带有4KB EPROM的8751编程写入时的编程脉冲输入端。,三、控制信号引脚： RST、ALE、PSEN和EA,返回,2019年10月28日12时58分,48,PSEN（29脚）： 程序存储器允许信号输出端。 在访问片外ROM时，定时输出负脉冲作为读片外ROM的选通
16、信号，接片外ROM 的OE端。 它的负载能力为8个LS型TTL负载。,三、控制信号引脚： RST、ALE、PSEN和EA,返回,2019年10月28日12时58分,49,EA/Vpp（31脚）： EA： 外部程序存储器地址允许输入端。 当该引脚接高电平时，CPU访问片内EPROM/ROM并执行片内程序存储器中的指令，但当PC值超过0FFFH（片内ROM为4KB）时，将自动转向执行片外ROM中的程序。 当该引脚接低电平时，CPU只访问片外EPROM/ROM并执行外部程序存储器中的程序。,三、控制信号引脚： RST、ALE、PSEN和EA,返回,2019年10月28日12时58分,50,EA/Vpp（31脚）： Vpp：对8751片内EPROM固化编程时
