第二章集成逻辑门

上传人:今*** 文档编号:109930704 上传时间:2019-10-28 格式:PPT 页数:68 大小:2.99MB
返回 下载 相关 举报
第二章集成逻辑门_第1页
第1页 / 共68页
第二章集成逻辑门_第2页
第2页 / 共68页
第二章集成逻辑门_第3页
第3页 / 共68页
第二章集成逻辑门_第4页
第4页 / 共68页
第二章集成逻辑门_第5页
第5页 / 共68页
点击查看更多>>
资源描述

《第二章集成逻辑门》由会员分享,可在线阅读,更多相关《第二章集成逻辑门(68页珍藏版)》请在金锄头文库上搜索。

1、本章重点与难点: 重点:本章介绍的是常用集成门电路,重点有两个:一是逻辑功能,二是电气特性。 难点:常用门电路的电气特性,尤其是输入、输出特性。,2 集成逻辑门,1 、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。,2、 逻辑门电路的分类,二极管门电路,三极管门电路,TTL门电路,MOS门电路,PMOS门,CMOS门,分立门电路,NMOS门,2.1 概述,2.2 二极管的开关特性,一、数字电路中,二极管工作在开关状态:,二极管正向导通时:导通电阻很小,两端相当于短路;,二极管反向截止时:等效电阻很大,两端相当于开路。,当脉冲信号的频率很高时,开关状态的变化速度很快,每秒可达百万次,这就要求

2、器件的开关转换速度要在微秒甚至纳秒内完成。,二极管的开关特性表现在正向导通和反向截止状态之间的转换过程(即动态特性):,二、二极管的动态特性,在0t1期间,vi VF时,D导通,电路中有电流流过:,1.二极管从正向导通到反向截止的过程,二、二极管的动态特性,1.二极管从正向导通到反向截止的过程,:,通常将二极管从导通转为截止所需的时间称为反向恢复时间: tre= ts+tt,存储时间,渡越时间,在t1 时,突然I VR时,电路中电流 i = ?,反向恢复时间一般在纳秒数量级。,1.二极管从正向导通到反向截止的过程,二、二极管的动态特性,正向(饱和)电流愈大,电荷的浓度分布梯度愈大,存储的电荷愈

3、多,电荷消散所需的时间也愈长。,产生反向恢复的过程的原因:存储电荷消散需要时间,1.二极管从反向截止到正向导通的过程,二、二极管的动态特性,结论:二极管的开通时间与反向恢复时间相比很小,可以忽略不计。二极管的动态特性主要考虑反向恢复时间。,二极管从截止转为正向导通所需的时间称为开通时间。,原因是:PN结加正偏电压时,其正向压降很小,比VF小得多,故电路中的正向电流IF VF / RL 。主要由外电路参数决定。,三、BJT的开关特性,1. BJT的开关作用,IBS=VCC/Rc ICS= VCC/Rc CEVCES0.2V,-VB1,+VB1,1. BJT的开关作用,三、BJT的开关特性,iCI

4、CS,2. NPN 型 BJT 截止、放大、饱和三种工作状态的特点,3. BJT的开关时间,开通时间 ton= td+tr td 延迟时间 tr 上升时间,关闭时间 toFF= ts+ tf ts存储时间 tf-下降时间,开关时间随管子类型的不同而不同,一般为几十几百纳秒。开关时间越短,开关速度越高。一般可用改进管子内部构造和外电路的方法来提高三极管的开关速度。,2.3 分立元件门电路,2.3.1 二极管与门电路,2.3.2 二极管或门电路,2.3.3 非门电路 三极管反相器,2.3.1 二极管与门电路,二极管与门电路,与逻辑符号,0 v,若输入端中有任意一个 为0V,另两个为+5V,输入与输

5、出电压关系,2.3.1 二极管与门电路,5 v,A、B、C三个都输入高电平+5V,2.3.1 二极管与门电路,真 值 表,2.3.2 二极管或门电路,二极管或门电路,输入端A、B、C都为0V,0 V,或逻辑真值表,2.3.2 二极管或门电路,输入端中有任意一个为+5V,5 V,或逻辑真值表,2.3.2 二极管或门电路,三极管反相电路,反相器传输特性,2.3.3 非门电路 三极管反相器,当输入为逻辑0时:,0,vcc,1,非逻辑真值表,非逻辑真值表,2.3.3 非门电路 三极管反相器,0,1,当输入为逻辑1时:,1,0.3v,0,非逻辑真值表,2.3.3 非门电路 三极管反相器,0,1,1,0,

6、2.4 TTL门电路,2.4.7 改进型TTL门电路抗饱和TTL电路,2.4.1 基本的BJT反相器的动态性能,2.4.2 TTL反相器的基本电路,2.4.3 TTL反相器的传输特性,2.4.4 TTL与非门电路,2.4.5 TTL与非门的技术参数,2.4.6 TTL或非门、集电极开路门和,三态门电路,1. TTL反相器的基本电路,2. TTL反相器的工作原理,3. 采用输入级以提高工作速度,4. 采用推拉式输出级以提高开关速度,和带负载能力,2.4.2 TTL反相器,CL的充、放电过程均需经历一定的时间,必然会增加输出电压O波形的上升时间和下降时间,导致基本的BJT反相器的开关速度不高。,基

7、本BJT反相器的动态性能,若带电容负载,故需设计有较快开关速度的实用型TTL门电路。,1. TTL反相器的基本电路,输入级,中间级,输出级,2.4.2 TTL反相器,输出级 T3、D、T4和Rc4构成推拉式的输出级。用于提高开关速度和带负载能力。,中间级T2和电阻Rc2、Re2组成,从T2的集电结和发射极同时输出两个相位相反的信号,作为T3和T4输出级的驱动信号;,输入级T1和电阻Rb1组成。用于提高电路的开关速度,2. TTL反相器的工作原理,(1)当输入为低电平 (I = 0.2 V),0.9V,0.2V,OVCCVBE4VD 50.70.7 =3.6V,2.4.2 TTL反相器,2. T

8、TL反相器的工作原理,当输入为高电平(I = 3.6 V),3.6V,4.3V,2.1V,1.4V,0.2V,2.4.2 TTL反相器,3. 采用输入级以提高工作速度,(1)当TTL反相器I由 3.6V变0.2V的瞬间,0.9V,1.4V,T1管的变化先于T2、 T3管的变化;,T1管Je正偏、Jc反偏, T1工作在放大状态。,T1管射极电流1 iB1很快地从T2的基区抽走多余的存储电荷,从而加速了状态转换。,2.4.2 TTL反相器,4. 采用推拉式输出级以提高开关速度和带负载能力,当输出为低电平时,T3处于深度饱和状态,T4截止, T3的集电极电流可以全部用来驱动负载。,输出为高电平时,T

9、3截止,T4组成的电压跟随器的输出电阻很小,所以输出高电平稳定,带负载能力也较强。,2.4.2 TTL反相器,波形上升沿陡直。而当输出电压由高变低后, CL很快放电,输出波形的上升沿和下降沿都很好。,输出端接有负载电容CL时,在 输出由低到高跳变的瞬间,CL充电,其时间常数很小,使输出,1.电路组成 如图所示,它由输入级、中间级和输出级三部分组成。,2.4.4 TTL与非门,TTL集成与非门电路图及逻辑符号,(1) 输入级。 输入级由多发射极管T1和电阻R1组成。其作用是对 输入变量A、B、C实现逻辑与,从逻辑功能上看,图 (a)所示的多发射极三极管可以等效为图(b)所示 的形式。,(2) 中

10、间级。 中间级由T2、 R2和R3组成。T2的集电极和发射极输出两个相位相反的信号,作为T3和T5的驱动信号。 (3) 输出级。 输出级由T3、T4、T5和R4、R5组成,这种电路形式称为推拉式电路。,2. 工作原理 (1) 输入全部为高电平。当输入A、 B、 C均为高电平,即UIH = 3.6 V时,T1的基极电位足以使T1的集电结和T2、T5的发射结导通。而T2的集电极压降可以使T3导通, 但它不能使T4导通。T5由T2提供足够的基极电流而处于饱和状态。因此输出为低电平: UO=UOL=UCE50.3 V,A=B=C=1时TTL与非门各点电压 , (2) 输入至少有一个为低电平。当输入至少

11、有一(A端)为低电平,即UIL = 0.3V时,T1与A端连接的发射结正向导通,从图中可知,T1集电极电位UC1使T2、T5均截止,而T2的集电极电压足以使T3,T4导通。因此输出为高电平: UO=UOHUCC-UBE3-UBE4=5-0.7-0.7=3.6 V,A=0时TTL与非门各点电压 ,TTL或非门,若A、B中有一个为高电平:,若A、B均为低电平:,T2A和T2B均将截止, T3截止。 T4和D饱和, 输出为高电平。,T2A或T2B将饱和, T3饱和,T4截止, 输出为低电平。,逻辑表达式,vOH,vOL,输出为低电平的逻辑门输出级的损坏,1.集电极开路门电路,2.4.6 TTLOC门

12、和三态门电路,a) 集电极开路与非门电路,b) 使用时的外电路连接,C) 逻辑功能,OC门输出端连接实现线与,2.4.6 TTLOC门和三态门电路,集电极开路门上拉电阻Rp 的计算,在极限情况,上拉电阻Rp具有限制电流的作用。以保证IOL不超过额定值IOL(max),故必须合理选用Rp的值。,另一方面,Rp的大小影响OC门 的开关速度,Rp的值愈大,因而 开关速度愈慢,2.4.6 TTLOC门和三态门电路,集电极开路门上拉电阻Rp 的计算举例,例2.4.2 设TTL与非门74LS01(OC)驱动八个74LS04(反相器), 试确定一合适大小的上拉电阻Rp,设VCC5V。,解:从器件手册查出得:

13、VCC=5V,VOL(max)=0.4V,IOL(max)=8mA,IIL= 400A,VIH(min) =2V,IIH=20A。,IIL(total)=400A8=3.2mA,得,VCC=5V,IIH(total) =20A8= 0.16mA。,Rp的值可在985至18.75k,之间选择,可选1k的电阻器为宜。,所以,2.4.6 TTLOC门和三态门电路,集电极开路门的缺点:,由于OC门输出不是推拉式(Totem)结构,电路的上升延迟很大,这是因为: T3退出饱和状态很慢; 对输出负载电容的充电电流只能通过外接的RL来提供。因此,输出波形的上升沿时间很大。,2.4.6 TTLOC门和三态门电

14、路,3. 三态与非门(TSL ),三态钳位电路,3.6V,1.4V,0.7V,当CS= 1时,三态与非门真值表,2.4.6 TTLOC门和三态门电路,当CS= 0时,0.2V,0.9V,低电平,0.9V,开路,3. 三态与非门(TSL ),三态与非门真值表,2.4.6 TTLOC门和三态门电路,另一种形式的三态与非门:,3. 三态与非门(TSL ),三态与非门真值表,2.4.6 TTL或非门、OC门和三态门电路,三态与非门的应用:两个三态门和总线相连,电路1、2只能有一个处于正常态,若要求D1向BUS传送,则应有:,若要求D2向BUS传送,则应有:,2.4.6 TTLOC门和三态门电路,CMO

15、S集成电路: 广泛应用于超大规模、甚大规模集成电路,4000系列,74HC 74HCT,74VHC 74VHCT,速度慢 与TTL不兼容 抗干扰 功耗低,74LVC 74VAUC,速度加快 与TTL兼容 负载能力强 抗干扰 功耗低,速度两倍于74HC 与TTL兼容 负载能力强 抗干扰 功耗低,低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰功耗低,74系列,74LS系列,74AS系列,74ALS,TTL 集成电路: 广泛应用于中大规模集成电路,2.6 CMOS逻辑门电路,2.6.1 CMOS反相器,2.6.2 CMOS门电路,2.6.4 CMOS传输门,2.6.5 CMOS逻辑门电路的技术参数,2.6.0 复习MOS管的有关知识,2.6.0 复习MOS管的有关知识,大规模集成芯片集成度高,所以要求体积小,而TTL系列不可能做得很小,但MOS管的结构和制造工艺对高密度制作较之TTL相对容易,下面我们介绍MOS器件。,与双极性电路比较,MOS管的优点是功耗低,可达0.01mw,缺点是开关速度稍低。在大规模的集成电路中,主要采用的CMOS电路。,2.6.0 复习MOS管的有关知识,1. N沟道MOS管的结构,P型衬底,沟道区域,绝缘层,VGS=0时,则D、S之间相当于两个PN结背向的串联, D、S之间不通,iD0。,2.6.0 复习MOS管

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 高等教育 > 大学课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号