《ATMEGA16A中文资料》由会员分享，可在线阅读，更多相关《ATMEGA16A中文资料（19页珍藏版）》请在金锄头文库上搜索。
1、ATMEGA16A中文资料高性能，低功耗AVR 8-bit微控制器高级RISC建筑 131条指令绝大多数为单时钟周期执行 32 x 8通用工作寄存器全静态工作高达16吞吐量在MIPS 16 MHz片2-cycle乘数高耐久性非易失性内存段 16K字节的程序存储器，在系统内可编程Flash 512字节的EEPROM 1K字节内部SRAM写/擦除周期：10,000闪光/ 100，000的EEPROM数据保存：在20年85C/100年在25C(1)可选引导具有独立锁定Bits代码段在系统编程的片上引导程序真Read-While-Write操作锁编程软件安全JTAG (IEEE std. 1149.1
2、兼容）接口边界扫描功能根据JTAG标准广泛的片上调试支持编程闪存，EEPROM，熔丝位和锁定Bits通过JTAG接口外设特点两个8-bit定时器/计数器具有独立预分频器和比较模式一个16-bit定时器/计数器具有独立预分频器，比较功能和捕捉模式实时计数器具有独立振荡器四PWM频道 8-channel, 10-bit ADC 8单端通道 7在TQFP 包装差分通道只有 2在1x, 10x,差分通道具有可编程增益或200x面向字节的两线串行接口可编程串行USART的主/从串行接口SPI可编程看门狗定时器具有独立片内振荡器片内模拟比较器单片机的特殊功能上电复位和可编程的掉电检测内部振荡器校准RC外部
3、和内部中断源 6种睡眠模式：空闲，ADC降噪，省电，省电，待机和扩展待机I / O和封装 32可编程I / O线 40-pin PDIP, 44-lead TQFP,和44-pad QFN/MLF工作电压 2.7为- 5.5V ATmega16A速度等级 0 -为16 MHz ATmega16A功耗 1 MHz, 3V,和25C为ATmega16A活动：0.6 mA空闲模式：0.2 mA掉电模式： 1A1.引脚配置图1-1.接脚分布 ATmega16A2.概述该ATmega16A是一种低功耗微控制器CMOS 8-bit关于加强AVR基础的RISC架构.通过执行在一个时钟周期，ATmega16A
4、强大的指令实现吞吐量接近每1 MIPS MHz允许系统设计师能够优化功耗与处理速度.2.1 框图该AVR内核具有丰富的指令与32一般工作寄存器的设置.所有32寄存器都直接连接到算术逻辑单元(ALU),允许两个独立寄存器进行访问的，单一的在一个时钟周期执行的指令.由此产生的建筑是提高了代码效率，同时实现吞吐量达快十倍con-ventional CISC微控制器.该ATmega16A提供了以下功能：16K字节的系统内可编程Flash程序存储器Read-While-Write能力，512字节EEPROM，1K字节SRAM, 32通用I / O线，32通用工作寄存器，用于边界JTAG接口扫描，片上调试
5、支持和编程，三个灵活定时器/计数器与com-削减模式，内部和外部中断，串行可编程的USART，一个字节为导向两线串行接口，一个8-channel, 10-bit ADC可选差分输入级与可编程增益(TQFP 包装只），一个可编程看门狗定时器内部振荡器的振荡器，一个SPI串行端口，以及六个软件设置省电模式.空闲模式停止在CPU同时允许的USART，两线接口，A / D转换器，SRAM,定时器/计数器，SPI口，外中断系统继续工作.掉电模式，保存寄存器内容，但冻结振荡器，禁用，直到下一个外部间的所有其他芯片功能，rupt或硬件复位.在省电模式下，异步定时器继续运行，允许用户保持一个时间基准，而其余的
6、设备正在睡觉.该ADC降噪模式停止CPU和所有的I /除了异步定时器和O模块ADC,以最大限度地降低开关噪声在ADC转换.在待机模式下，crystal/reso-nator振荡器运行，而在器件其它部分在睡觉.这允许非常快速启动结合低功耗.在扩展待机模式下，主振荡器和异步定时器继续运行.该设备是采用Atmel的高密度非易失性内存技术.在上闪存芯片ISP允许程序存储器进行重新编程，通过SPI串行在系统接口，由传统的非易失性存储器编程，或者通过片内引导程序运行在AVR核心.引导程序可以使用任何下载的应用程序接口在应用程序闪存方案.在Boot区软件将继续运行而应用Flash区更新，提供真正的Read-
7、While-Write操作.通过结合一8-bit RISC CPU与系统内可编程闪存集成在一个芯片，Atmel的ATmega16A是一个功能强大的单片机， 它提供了高度灵活和成本有效解决了许多嵌入式控制应用.该ATmega16A AVR是支持了若干方案和系统开发工具套件包括：C编译器，宏汇编，程序调试器/模拟器，在线仿真器，和评价kits.2.22.2.1引脚说明VCC数字供电电压.2.2.2GND地面.2.2.3端口A (PA7:PA0)作为一个港口的A / D转换器的模拟输入.端口A也可作为8-bit双向I / O端口，如果A / D转换器不使用.港口pins可提供内部上拉电阻（每个位选中
8、）. PA口输出缓冲器具有sym-既吸收大电流驱动器和源能力韵律特征.当pins PA0到PA7作为投入使用的和被外部拉低，将输出电流，如果他们的内部上拉电阻器被激活.港口是一个pins三态时，复位过程中，即使系统时钟没有运行.2.2.4港口B (PB7:PB0)港口B是8-bit双向I /内部上拉电阻（每个位选中）O端口.该港口B输出缓冲器具有高汇和源对称的驱动特性能力.作为输入，端口B pins被外部拉低时将输出电流若拉电阻器被激活.港口B pins为三态时，复位过程中，即使系统时钟没有运行.港口B也可以用不同的特殊功能的ATmega16A作为上市职能页面57.2.2.5港口C (PC7:
9、PC0)港口C是8-bit双向I /内部上拉电阻（每个位选中）O端口.该港口C输出缓冲器具有高汇和源对称的驱动特性能力.作为输入，端口C pins被外部拉低时将输出电流若拉电阻器被激活.港口C pins为三态时，复位过程中，即使系统时钟没有运行.如果JTAG接口使能，上拉电阻器pinsPC5(TDI), PC3(TMS)和PC2(TCK)将被激活，即使发生复位.港口C还担任了JTAG接口功能和其他的特殊功能ATmega16A作为上市页面60.2.2.6港口D (PD7:PD0)港口D是8-bit双向I /内部上拉电阻（每个位选中）O端口.该港口D输出缓冲器具有高汇和源对称的驱动特性能力.作为输
10、入，端口D pins被外部拉低时将输出电流若拉电阻器被激活.港口D pins为三态时，复位过程中，即使系统时钟没有运行.港口D也可以用不同的特殊功能的ATmega16A作为上市职能页面622.2.7复位复位输入.此管脚上出现了比最小脉冲长度较长的低级别将产生复位，即使系统时钟没有运行.最小脉冲宽度是由于在表27-2页296.更短的脉冲则不能保证可靠复位.2.2.8XTAL1输入到反相振荡放大器和输入到内部时钟工作电路.2.2.9XTAL2振荡器的输出反相放大器.2.2.10AVCCAVCC是端口A和A / D转换的电源.它应该从外部con-连接到VCC,即使ADC不使用.如果ADC使用，它应该
11、连接到VCC通过一个低通滤波器.2.2.11AREFAREF是为A / D转换器的模拟参考引脚.3.资源一个开发工具，应用手册和说明书一整套可供下载http:/ PPM对在20或85C年100年在25C5. 寄存器摘要注释：1.当OCDEN保险丝未编程，OSCCAL的寄存器总是访问该地址.请参阅调试ger具体文件的详细信息如何使用OCDR 寄存器.2.请参考详细的USART如何访问UBRRH与UCSRC寄存器的描述.3.对于未来的产品兼容，保留bits应写入零，如果访问.保留的I / O内存地址不应该被写入.4.状态标志清零记录一些人对他们的逻辑.请注意，CBI和SBI指示将操作所有在我bit
12、s / O的寄存器，记录一旗一回任何内容设置，从而扫清了国旗.指令的CBI和SBI与寄存器$00工作$1F只.6.指令集汇总8.包装信息44A40P644M19.勘误表本节中的版本号是指该ATmega16A器件版本.9.1ATmega16A牧师. N的转速. Q第一个模拟比较器的转换可能会推迟中断可能会丢失记录在异步定时器定时器寄存器IDCODE的面具输入数据TDI读数使用ST或STS设置EERE位EEPROM触发意外的中断请求1.第一个模拟比较器的转换可能会推迟如果该设备是由一个缓慢上升VCC,第一个模拟比较器转换将需要更长的时间比预期的一些设备.问题的修复程序/解决方法当器件上电或复位，禁
13、用然后启用theAnalog比较在第一次转换.2.中断可能会丢失记录在异步定时器定时器寄存器中断将被丢失，如果是一个计时器寄存器定时器时钟同步时写入异步定时器/计数器寄存器（TCNTx）是0x00.问题的修复程序/解决方法务必检查异步定时器/计数器寄存器也没有，也不值0xFF前记录 0x00到异步定时器控制寄存器（TCCRx），异步定时器计数器寄存器（TCNTx），或异步输出比较寄存器 (OCRx).3. IDCODE的面具输入数据TDI该JTAG指令IDCODE的是不能正常工作.数据到成功的设备在更新取代由all-ones - DR的.解决方法问题的修正/如果ATmega16A是唯一的设备在
14、扫描链，问题是不可见的.选择通过发出IDCODE指令的ID设备ATmega16A 寄存器或通过输入TAP控制器Test-Logic-Reset读出状态它的设备ID 寄存器和可能的数据内容从设备的成功扫描链.发出指示，而旁路读数的ATmega16A设备ID的边界扫描链上的设备寄存器.如果在边界所有设备的设备IDs扫描链必须被捕获同时，ATmega16A必须拳头链中的设备.4. 读数 EEPROM的使用ST或STS设置EERE位触发意外的中断请求.读数 EEPROM的使用ST或STS命令设置在EERE EECR reg-位ister触发一个意想不到的EEPROM的中断请求.解决方法问题的修正/始终使用OUT或SBI要在EERE EECR10.修订历史数据表请注意，本节所指页码提及这个文件.该本节中提到的修订是指对文件的修改.致8154B 07/091.2.更新“勘误表”第343.更新了与 Atmel的新地址的最后一页.致8154A 06/081.
