第三章ADC和DAC资料

上传人:f****u 文档编号:109897226 上传时间:2019-10-28 格式:PDF 页数:78 大小:1.91MB
返回 下载 相关 举报
第三章ADC和DAC资料_第1页
第1页 / 共78页
第三章ADC和DAC资料_第2页
第2页 / 共78页
第三章ADC和DAC资料_第3页
第3页 / 共78页
第三章ADC和DAC资料_第4页
第4页 / 共78页
第三章ADC和DAC资料_第5页
第5页 / 共78页
点击查看更多>>
资源描述

《第三章ADC和DAC资料》由会员分享,可在线阅读,更多相关《第三章ADC和DAC资料(78页珍藏版)》请在金锄头文库上搜索。

1、第三章第三章 高性能的高性能的 ADCADC 和和 DACDAC 模数转换是一种将模拟输入信号转换成 N 位数字输入信号的技术。 高性能主 要指 ADC 或 DAC 的指标在某 1 个或几个方面比较突出,如:高速,高精度(位数 多)和低功耗等。高性能的 ADC 和 DAC 在我们的课题中应用的越来越广,故本章 主要介绍这方面的内容。内容安排: 1).采样保持放大器(简称采保) 2).ADC 参数及其电路形式 3).DAC 参数及其电路形式 4).-型 ADC 5).高速模数转换器的应用基础 6).高速 ADC 的结构和工作原理 7).基准参考电压 8).时间数字转换器 TDC 3.13.1 采

2、样与保持放大器采样与保持放大器(Sample & Hold Amplifier) S/H(Sample & Hold Amplifier) S/H 也有称为也有称为(Track & Hold) T/H(Track & Hold) T/H 在进行 AD 转换的过程中,转换都需要一定的时间,因此需要在转换期间将 输入信号保持不变,才能保证转换结果的正确性。故需要对输入信号进行采样和 保持。这里先介绍采样和保持放大器采样和保持放大器( (简称采保电路简称采保电路) )。 问题:除了 ADC 中,还有哪几些情况下必须使用采保? 1. 基本工作原理和框图基本工作原理和框图(也是一种放大器) 采样与保持放

3、大器是一种具有 2 个输入(信号输入和控制输入), 一个输出的 电路。 两种工作模式 (1)采采样样 SampleSample(跟踪跟踪 TrackTrack)模式:输出精确地跟踪输入的变化,直到出现 保持命令。 (2)保持模式保持模式(Hold)(Hold):输出保持控制命令出现时刻的输入信号的最终值。 2.2. S/HS/H 放大器的用途放大器的用途 (1)最主要的用途:作为 ADC 的驱动器。如:逐次比较和分量程 ADC 都要求 在数模转换期间输入信号保持不变。 (2)多通道同步采样 ADC 系统。 (3)其它:峰值检波器,延迟线。 3. S/HS/H 放大器的基本电路放大器的基本电路

4、电路构成和工作原理电路构成和工作原理: 4 个部分。 输入放大器 A1, 储能元件(保持电容, 外接)C, 输出缓冲器 A2 和开关驱动器。 A2:为电压跟随器,主要起输入阻抗大,输出阻抗小,1 被放大的作用; A1:当 Logic 信号大于 LogicReference 时,开关 K 闭合,A1 和 A2 等 也构成电压串联负反馈,保证输出 Vo 快速跟踪输入 Vi。A1 的输出 Vo1 通过 电阻向保持电容 Ch 快速充电。 当 Logic 信号小于 LogicReference 时,开关 K 断开。输出 Vo 的电压 有保持电容 Ch 上的电压确定。 开关 K 接通之前,Vo1=Vi,可

5、能与 Vo 有较大的电压差;开关 K 接通后两 个互相反接并联的二极管为 Vo 提供了一个泄放的通路,保证 Vo 能更快速的 跟踪 Vi 的变化。 (1)储能元储能元件件:是 S/H 放大器的心脏,其上的电压在保持期间要求基本不变, 在采样期间要能精确跟踪输入信号的变化。 (2)输入放大器输入放大器:要求具有高输入阻抗,以减少对前级影响。其输出可作为一 个低输出阻抗的信号源,用来对保持电容充电。 (3)输出放大器输出放大器:要求其输入阻抗极高,以减少保持期间对保持电容的放电。 (4)开关驱动器开关驱动器:用来切换两种工作模式。要求导通时开关内阻小,关断时阻 抗大。 保持电容的容值:大,利于保持

6、不利于跟踪; 小,利于跟踪不利于保持; 4.4. S/HS/H 放大器的技术指标放大器的技术指标(也是放大器,有类似的指标参数) 分两种模式两种模式来讨论技术指标,分为静态静态和动态动态两类。 (1)跟踪模式跟踪模式(和普通的放大器一样) 1)失调:失调:对零输入,输出随时间和温度对零点的偏移。 2)非线性非线性:输出作为输入的函数,该曲线对理想直线的偏差,一般用满标 度的百分数表示。 3)增益增益:输入到输出的直流传递函数的值。 4)调整时间调整时间:输入为满标度阶跃信号时输出达到规定的满标度范围内所要 求的时间(也称为:acquisition time)。 5)带宽带宽:一般为-3dB 带

7、宽。 6)转换速率转换速率:当输入为阶跃信号时,输出电压变化的最大速度。 (2)保持模式保持模式 1) 下垂下垂:由于保持电容器通过开关,输出缓冲器等放电,使输出电压发 生下垂偏移产生误差。可增加电容容量,合理选择元件与 PCB 布线来解决。选用:高质量的聚苯乙烯和聚四氟乙烯电容。 以及其它。 5.5. 芯片实例:芯片实例:LF398 LF398 droopdru:p v.低垂, 凋萎, 萎靡 implant v.灌输 (参见画图) 6.6.用用 LF398LF398 构成的构成的峰值电压采样保持电路峰值电压采样保持电路 峰值电压采样保持电路如下图所示。 峰值电压采样保持电路由一片采样保持 器

8、芯片 LF398 和一块电压比较器 LM311 构成。LF398 的输出电压和输入电压通过 LM311 进行比较,当 ViVo 时,LM311 输出高电平,送到 LF398 的逻辑控制端 8 脚, 使 LF398 处于采样状态; 当 Vi 达到峰值而下降时, Vi300MHz。 ADI 公司闪烁式 ADC 典型产品有, AD9066 (6 位,60MSPS) ,AD9002(8 位,150MSPS) ,AD9048(8 位,35MSPS) ,AD9060 (改进的半闪烁式半闪烁式 ADCADC,输入比较器数目节省一半,10 位,75MSPS) 。 AD9002AD9002 闪烁型闪烁型 8 8

9、 位位 150MSPS150MSPS(高速单片(高速单片 ADCADC) Radar Warning Receiver:雷达信号预警接收机; Warfare:电子战; 3.6.23.6.2 半闪烁式半闪烁式ADCADC 现代发展的高速ADC电路结构主要采用这种全并行的ADC, 但由于功率和体积 的限制,要制造高分辨率闪烁式ADC是不现实的。由两个较低分辨率的闪烁式ADC 构成较高分辨率的半闪烁式ADC或分级(流水线)型ADC是当今世界制造高速ADC的 主要方法。下图所示是一个8位的两级并行半闪烁式ADC的原理框图。其转换过程 分为两步:第一步是粗量化。先用并行方式进行高4位的转换,作为转换后的

10、高4 位输出,同时再把数字输出进行DAC转换,恢复成模拟电压。第二步是进一步细 量化。把原输入电压与DAC转换器输出的模拟电压相减后,对其差值进行16倍放 大再进行低4位的ADC 转换。 然后将上述两级ADC转换器的数字输出并联后作为总 的输出。这样,在转换速度上作出了一点牺牲,但解决了分辨率提高和元件数目 剧增的矛盾。 芯片实例芯片实例:AD9060:10 位 75MSPS A/D 转换器 3.6.3 3.6.3 分量程或流水线型分量程或流水线型 ADCADC 将半闪烁型 ADC 进一步发展,就产生了流水线型 ADC(Pipeline),也称为子 区式 ADC。它由若干级电路串联组成,每一级

11、包括一个采样/保持放大器、一个 低分辨率的 ADC 和 DAC 以及一个求和电路, 其中求和电路还包括可提供增益的级 间放大器。快速精确的 n 位转换器分成两段以上的子区(流水线)来完成。首级 电路的采样/保持器对输入信号取样后先由一个m m位分辨率的粗ADC对输入进行量 化, 接着用一个至少n n位精度的乘积型数模转换器MDAC产生一个对应于量化结果 的模拟电平并送至求和电路,求和电路从输入信号中扣除此模拟电平,并将差值 精确放大某一固定增益后送交下一级电路处理。经过各级这样的处理后,最后由 一个较高精度的K K位细ADC对残余信号进行转换。将上述各级粗、细ADC的输出组 合起来即构成高精度

12、的n n位输出。下两图分别为一个14位5级流水线型ADC的原理 图和每级内部结构图。 流水线型ADC必须满足以下不等式以便纠正重叠错误: l * l * m m + + k k n n 式中,l为级数,m为各级中ADC的粗分辨率,k为精细ADC的细分辨率,而n是流水 线ADC的总分辨率。 流水线ADC不但简化了电路设计, 还具有如下优点:每一级的冗余位优化了 重叠误差的纠正,具有良好的线性和低失调;每一级具有独立的采样/保持放大 器, 前一级电路的采样/保持可以释放出来用于处理下一次采样, 因此允许流水 线各级同时对多个采样值进行处理,从而提高了信号的处理速度,典型的为转换 时间100ns;功

13、率消耗低;很少有比较器进入亚稳态,从根本上消除了火花码和 气泡,从而大大减少了ADC的误差;多级转换提高了ADC的分辨率。 同时流水线型ADC也有一些缺点:复杂的基准电路和偏置结构;输入信号必 须穿过数级电路造成流水线延迟;同步所有输出需要严格的锁存定时;对工艺缺 陷敏感,对印刷线路板更为敏感,它们会影响增益的线性、失调及其它参数。 目前,这种新型结构的 ADC 在尺寸、速度、分辨率、功耗和设计难度等方面 提供了很好的平衡,已经引起大多数模数转换器制造商和设计得的关注。主要应 用于:对于总谐波失真(THD) 、无杂散动态范围(SFDR)和其它频域特性要求较 高的通信系统;对于噪声、带宽和瞬态响

14、应速度等时域特性比较感兴趣的 CCD 成像系统;以及对时域和频域参数(如低杂散和高输入带宽)都要求较高的数据 采集系统。 目前已有几家制造商可以提供这种产品。 流水线 ADC 可以提供颇具吸引力的 速度、分辨率、低功耗和很小的芯片尺寸(意味着低价格) 。 下图是 MAXIM 公司研制的 14 位流水线型 ADC 的内部结构图。它能够提供高 速、高分辨率等优异性能,并且还具有令人满意的功率消耗和很小的芯片尺寸。 经过合理的设计,它们可以提供优异的动态特性。 芯片实例芯片实例:AD9220ARAD9220AR:12 位 10MSPS A/D 转换器 2、AD 转换器的主要技术指标 1) 分辨率(R

15、esolution)指数字量变化一个最小量时模拟信号的变化量,定义为满刻度与 2 的比值。分辩率又称精度,通常以数字信号的位数来表示。 2) 转换速率(Conversion Rate)是指完成一次从模拟转换到数字的 AD 转换所需要的时 间的倒数。积分型 AD 的转换时间是毫秒级属低速 AD,逐次比较型 AD 是微秒级属 中速 AD,全并行/串并行型 AD 可达到纳秒级。采样时间则是另外一个概念,是指两 次转换的间隔。为了保证转换的正确完成,采样速率(Sample Rate)必须小于或等于 转换速率。因此有人习惯上将转换速率在数值上等同于采样速率也是可以接受的。常 用单位是 Ksps 和 Ms

16、ps,表示每秒采样千/百万次(kilo/Million Samples per Second) 3) 量化误差 (Quantizing Error) 由于 AD 的有限分辩率而引起的误差, 即有限分辩率 AD 的阶梯状转移特性曲线与无限分辩率 AD(理想 AD)的转移特性曲线(直线)之间 的最大偏差。通常是 1 个或半个最小数字量的模拟变化量,表示为 1LSB、1/2LSB。 4) 偏移误差(Offset Error)输入信号为零时输出信号不为零的值,可外接电位器调至最 小。 5) 满刻度误差(Full Scale Error) 满度输出时对应的输入信号与理想输入信号值之差。 6) 线性度(Linearity)实际转换器的转移函数与理想直线的最大偏移,不包括以上三种 误差。 其它指标有:绝对精度(Absolute Accuracy) ,相对精度(Relative Accuracy) ,微分非 线性,单调性和无错码,总谐波失真(Total Harmonic Distortion 缩写 THD)和积分非 线性。 3、DA 转换器 DA 转换

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 学术论文 > 其它学术论文

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号