目录第1章 概论 31.设计目的 3第2章 功能简介 41.设计内容及要求 42.设计参数说明 4第3章 设计原理及框图 53.1原理说明 53.2原理框图 5第4章 主要器件的介绍 64.1 74ls148D简介 64.1.1 74ls148D的逻辑功能 64.1.2 74ls148D的引脚图 64.1.3 74ls148D的真值表 74.2 74ls279D简介 74.2.1 74ls279D的逻辑功能 74.2.2 74ls279D的引脚图 84.2.3 74ls279D的真值表 84.3 74ls83D简介 94.3.1 74ls83D的逻辑功能 94.3.2 74ls83D的引脚图 94.4 74ls138D简介 94.4.1 74ls138D的逻辑功能 94.4.2 74ls138D的引脚图 104.4.3 74ls138D的真值表 104.5 74ls192D简介 114.5.1 74ls192D的逻辑功能 114.5.2 74ls192D的引脚图 114.5.3 74ls192D的真值表 11第五章 电路模块设计及分析 125.1 抢答电路 125.1.1 设计原理及目的 125.1.2 抢答电路仿真图 135.2 加法电路 145.2.1 设计原理及目的 145.2.2 加法电路仿真图 145.3 译码电路 155.3.1 设计原理及仿真 155.3.2 译码电路仿真图 155.4 倒计时电路 165.4.1 设计原理及仿真 165.4.2 倒计时电路仿真图 165.5信号发生器电路 175.5.1 设计原理及仿真 175.5.2 信号发生器电路仿真图 185.6 控制电路 195.6.1 倒计时控制电路 195.6.2 倒计时控制电路仿真图 195.6.3 主持人控制电路 205.6.4 主持人控制电路仿真图 205.6.5抢答器控制电路 205.6.6 抢答器控制电路仿真图 215.7 报警电路 21第六章 仿真调试过程 226.1 模块设计分析过程 226．2 锁存器电路的调试 226.3 显示电路的调试 226.4 控制电路的设计思路 23第七章 设计心得及焊接收音机的感受 24参考文献 25附录 26第1章 概论1.设计目的使学生对电子的一些相关知识有感性认识，加深电类有关课程的理论知识；；掌握电子元件的焊接、电气元件的安装、连线等基本技能，培养学生阅读电气原理图和电子线路图的能力。
并在生产实践中，激发学生动手、动脑、勇于创新的积极性，培养学生严谨、认真、踏实、勤奋的学习精神和工作作风，为后续专业课程的学习打下坚实的基础第2章 功能简介1.设计内容及要求（1）抢答开始时，由主持人按下复位开关清除信号，用发光二极管作为输出显示信号标志2）当主持人宣布“抢答开始”后，先按键者相应的发光二极管点亮；（3）有人按键被响应的同时，应有信号发出去锁住其余几个抢答者的电路，不再接收其它信号，直到主持人再次清除信号为止当达到限定时间时，发出声响以示警告4）在电路中设计一个计时功能电路，要求计时电路按秒显示，最多时限为1分钟，当时间显示一旦到达59秒，下一秒系统自动取消抢答权，信号被自动清除，抢答重新开始亦可倒计时显示本次设计采用倒计时计时）（5）至少4路信号抢答设计本次设计采用8路抢答）2.设计参数说明此次采用倒计时，故计时电路的预置数为59选手的序号为1~8，故可将显示抢答选手的序号的译码初始值设为0第3章 设计原理及框图3.1原理说明此次设计的8路抢答器主要包括由555定时器组成的秒脉冲发生器、抢答电路、加法电路、译码电路、倒计时电路、报警电路以及控制电路等逻辑电路如果选手在主持人未宣布开始抢答并按下开始开关之前进行抢答，蜂鸣器报警。
此时说明有人抢答当主持人按下开始开关时，允许抢答信号指示灯亮，计时器开始从59开始倒计时，选手可以进行抢答此时，当有选手按下抢答器时，蜂鸣器响，其他选手的抢答无效，同时显示该选手序号且与其对应的指示灯亮，计时器停止计时若主持人在按下开关后一分钟内无人抢答，蜂鸣器报警，指示灯熄灭并锁死选手抢答器信号，此轮抢答无效本设计电路是由74ls148D编码器将对应选手进行编码并采用74ls279D双RS触发器将信号所存，以此来构成抢答器核心部分，并由74ls138D译码以驱动对应的指示灯，由74ls192D构成倒计时电路，提供及时锁存信号，结合控制电路来实现电路功能3.2原理框图抢答电路优先编码电路RS触发器138译码电路译码显示主持人控制开关秒脉冲发生电路定时电路译码电路译码显示控制电路报警电路图1 原理设计框图第4章 主要器件的介绍4.1 74ls148D简介4.1.1 74ls148D的逻辑功能74LS148D是8--3线优先译码器，它允许多个信号同时有效，但只对优先级最高的信号进行编码在使能端（）有效的情况下，将输入的8位二进制数译码成以为高位的三位8421BCD码在译码的过程中优先检查位，依次检查直至位。
4.1.2 74ls148D的引脚图图2 74ls148D引脚图注释：~为八位二进制数的输入端，为使能端，~为输出端4.1.3 74ls148D的真值表表1 74LS148D的真值表输入输出1××××××××1111101111111111110001111111111010×0111111110010××011111101010×××01111100010××××0111011010×××××011010010××××××01001010×××××××0000014.2 74ls279D简介4.2.1 74ls279D的逻辑功能74LS279D是双RS触发器，具有锁存短暂的脉冲信号的功能将与连接起来，作为置0端的输入端口，与构成一个基本RS触发器，其输出引脚为同理可得，与构成另一个基本RS触发器，其输出引脚是4.2.2 74ls279D的引脚图图3 74ls279D引脚图4.2.3 74ls279D的真值表表2 74LS279D的真值表输入输出功能说明RS000×不稳定状态（非法状态）001×0100置0（复位）01101001置1（置位）10111100保持原状态11114.3 74ls83D简介4.3.1 74ls83D的逻辑功能74LS83D是加法器芯片，其输出为A B两个二进制数之和，其中为高位，为高位。
输出为高位如果相加有进位则引脚输出高电平4.3.2 74ls83D的引脚图图4 74ls83D引脚图4.4 74ls138D简介4.4.1 74ls138D的逻辑功能74LS138D是一种常见的3线8线集成译码器其输入是3位二进制数，并以反码状态输出8种状态为便于扩展成多位的译码电路和实现数据分配功能，还有三个输入使能端，，其中、、为输入端，~为输出端对应将以位为高位的8421BCD码译码成8位二进制数4.4.2 74ls138D的引脚图图5 74ls138D的引脚图4.4.3 74ls138D的真值表表3 74LS138D的真值表输入输出0×××××11111111×1××××11111111××1×××111111111000001111111000111111100101111101101111110111100111011111011101111111010111111111011111114.5 74ls192D简介4.5.1 74ls192D的逻辑功能74LS192D是双时钟方式的十进制可逆计数器，可实现0~9的循环计数为加计数时钟输入端，为减计数时钟输入端，为预置输入控制端，为清零端，为进位输出端，为借位输出端。
4.5.2 74ls192D的引脚图图6 74ls192D的引脚图4.5.3 74ls192D的真值表 表4 74LS192的真值表输入输出××1×××××0000××00dcbadcbA101××××加法器101××××减法器第五章 电路模块设计及分析5.1 抢答电路5.1.1 设计原理及目的设计电路如下图所示，电路主要芯片有优先编码器74ls148D和锁存器74ls279该电路主要完成两个功能：一是分辨出选手抢答的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是使其他选手抢答按键无效工作过程：在主持人开关未闭合的前提下，RS触发器的R端为0，S端为1，RS触发器处于置0状态，使得四个触发器的输出都为0此时优先译码器74ls148D中的使能端为低电平，芯片处于正常工作状态，抢答信号有效在主持人按下开关之前，如果有人按下抢答器，译码器译码此时蜂鸣器报警，但此时RS触发器R端为0，S端为1，会在信号送出的下一瞬间再次置0，故数码显示管会闪动一下并迅速归0若在主持人开关闭合状态下的话，此时RS触发器中的R端为1，在S端置1时会处于保持状态，使得数码管显示稳定此时U4A或门之后的结果为高电平，使优先译码器使能端无效，即锁存住其它选手的抢答信号。
5.1.2 抢答电路仿真图图7 抢答电路仿真图5.2 加法电路5.2.1 设计原理及目的通过74LS148D优先编码后，编码结果为0、1、2、3、4、5、6、7，而设计方案显。