《快速跳频频率合成器的研制》由会员分享，可在线阅读，更多相关《快速跳频频率合成器的研制（68页珍藏版）》请在金锄头文库上搜索。
1、杭州电子科技大学 硕士学位论文 快速跳频频率合成器的研制 姓名：肖怀锋 申请学位级别：硕士 专业：通信与信息系统 指导教师：张福洪;孔宪正 20100301 杭州电子科技大学硕士学位论文 I 摘 要 频率源是跳频通信系统的关键组成部分之一，其性能直接影响到通信质量的好坏。本论 文结合跳频通信系统指标要求，研究低相噪高捷变宽频带频率合成器设计的相关技术和实现 问题。锁相环(PLL)频率合成技术是比较成熟的频率合成技术，它有输出频率高、杂散抑制性 能好的优点，其缺点是频率转换速度慢，频率分辨率不够高。而直接数字频率合成(DDS)技 术以其频率切换速度快、频率分辨率高和输出相位噪声低等优点，得到了广
2、泛的关注，但是 由于其全数字的结构，存在输出带宽窄和杂散抑制差的缺点。 本文结合 DDS 和 PLL 的优点，利用 PLL 与 DDS 环外混频方案设计了跳频频率合成器。 PLL 工作在固定的频点上，输出高频率信号，具有良好的相位噪声；而 DDS 采用 FPGA 进行 并行配置，具有很快的频率转换速度和频率分辨率。通过与 PLL 混频之后，其频率转换时间 完全与 DDS 决定，能够产生快速跳变的频率输出，而且快速频率跳变能够提高跳频系统的安 全性、抗干扰、抗截获能力。由于 PLL 输出频率较高，则混频后能够得到很高的频率输出。 本文对所设计的频率合成器中的关键参数：相位噪声、杂散抑制、频率分辨
3、率、频率转 换时间进行了分析和仿真；重点对锁相环的相位噪声来源进行了分析，设计合理的滤波器对 相位噪声进行优化；频率合成器的杂散抑制指标也是决定其性能的一个重要方面，主要是对 杂散抑制滤波器设计的要求，文章中使用实际元件的 S 参数模型来设计 LC 滤波器，达到了 满意的设计效果。本文对所设计的关键器件进行了功能描述和电路原理设计，并给出了系统 总体的配置流程步骤；同时对各跳频序列的性能进行比较，重点对基于 m 序列和基于 RS 序 列原理进行分析，并采用它们进行跳频图案的设计与仿真；最后通过总系统的论证和仿真， 本文所设计的系统方案能够满足系统的各项指标要求。 关键字：锁相环，频率合成器，直
4、接频率合成，跳频图案，相位噪声 杭州电子科技大学硕士学位论文 II ABSTRACT Frequency source is a very important portion in wireless hopping communication. The output of frequency synthesizer directly affects the communication quality of the hopping communication system. This design is to design a frequency source with high hopping
5、 wideband and low noise based on engineering requirement. Phase-locked loop (PLL) frequency synthesis is a well-developed frequency synthesis technology. It has better spurious rejection performance advantages, but it has weakness on frequency conversion speed and frequency resolution. The DDS techn
6、ology has been attracted popular attention for its excellent performance on frequency conversion speed, frequency resolution and low phase noise, but with its narrow output bandwidth and low quality of spurious suppression due to its all-digital structure. The paper takes the advantage of the PLL an
7、d DDS together, using the PLL and DDS mixing outside method to design a hopping frequency synthesizer. The PLL output the fixed frequency with low noise, and the DDS use parallel FPGA configuration having fast frequency switching speed and frequency resolution. After mixing with PLL, the frequency s
8、witching time of the frequency synthesis system is completely decided by DDS, and the system can produce fast hopping frequency output, which can improve the frequency-hopping system security, anti-jamming and anti-interception capability. As the PLL output frequency is high, afer mixing with DDS, t
9、he system can have a high output frequency. In this paper, we analysis and simulate the key parameters of the frequency synthesizer, including the phase noise, spurious suppression, frequency resolution, frequency switching time. To get a lower level of spur, well design of filters were required. In
10、 the paper the author used the real S parameter to simulate these filters, and the effect of this method was satisfying. We have described the function of the main device using in the frequency synthesize and design the schematic of the main device and system configuration of process steps. At the s
11、ame time we compare the performance of various frequency hopping sequences, and then selected and designed the appropriate frequency hopping sequence into frequency hopping pattern. Finally, by the demonstration and simulation of the system, this system solution can meet the system requirements of t
12、he indicators. Keywords：PLL, frequency synthesizer, DDS, frequency- hopping pattern, phase noise 杭州电子科技大学杭州电子科技大学 学位论文原创性声明和使用授权说明学位论文原创性声明和使用授权说明 原创性声明原创性声明 本人郑重声明： 所呈交的学位论文，是本人在导师的指导下，独立进行研究工作所取得 的成果。除文中已经注明引用的内容外，本论文不含任何其他个人或集体已经发表或撰写过 的作品或成果。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。 申请学位论文与资料若有不实之处，本人承担一
13、切相关责任。 论文作者签名： 日期： 年 月 日 学位论文使用授权说明学位论文使用授权说明 本人完全了解杭州电子科技大学关于保留和使用学位论文的规定，即：研究生在校攻读 学位期间论文工作的知识产权单位属杭州电子科技大学。本人保证毕业离校后，发表论文或 使用论文工作成果时署名单位仍然为杭州电子科技大学。学校有权保留送交论文的复印件， 允许查阅和借阅论文；学校可以公布论文的全部或部分内容，可以允许采用影印、缩印或其 它复制手段保存论文。 （保密论文在解密后遵守此规定） 论文作者签名： 日期： 年 月 日 指导教师签名： 日期： 年 月 日 杭州电子科技大学硕士学位论文 1 第 1 章 绪论 1.1
14、 课题研究背景与意义 从 20 世纪 80 年代以来，随着计算机技术、数字信号处理、通信技术等现代电子信息 技术的发展，新型的元器件和各种先进的电子应用技术被广泛地应用在现代通信领域，无线 通信系统得到了快速发展1。无线扩频通信包括直接序列扩频通信和跳频扩频通信，跳频通 信作为扩频通信的一种主要形式，具有良好的抗干扰、抗截获和抗衰落等特点，并能做到拓 宽频谱，共享频谱资源，广泛应用于军事保密通信系统、雷达和卫星导航等系统中。而跳频 器作为跳频通信的重要组成部分，其频率跳变速度直接影响到跳频系统的抗跟踪式干扰。本 课题的主要任务是研制一个高跳速、高分辨率、低相位噪声和低杂散的频率合成器，其充分
15、利用 DDS 的高跳速、高分辨率和低相位噪声与 PLL 芯片的高频率和低杂散指标，结合两者 的优点，设计能够满足高分辨率、高跳速、高频谱纯度的频率合成器，使系统能够应用于各 种复杂环境，提高系统的抗干扰能力和灵活性。 1.2 国内外的研究现状 随着科学技术的发展，对信号性能指标的要求越来越高，对信号频率稳定和准确度提出 了更高的要求。频率合成是将一个高稳定度和高精度的标准频率经过加、减、乘、除四则运 算产生同样稳定度和精度的大量离散频率的技术2。目前，频率合成方法主要有直接模拟频 率合成(DAS)、锁相式频率合成(PLL)、直接数字频率合成(DDS)以及它们以各种方式组合的 技术2。频率合成器
16、的主要性能指标包含频率范围、频率转换时间、频率长期稳定度、相位 噪声性能、杂散性能和频率分辨率等。 DAS 是指利用混频器、倍频器、分频器和带通滤波器对参考源的频率进行加减乘除等运 算，直接组合出所需要的频率的合成法。其优点是频率转化速度快，相位噪声性能好，采用 了大量的混频和滤波，其杂散很多，电路结构复杂3。 锁相技术是一种相位负反馈技术，它是通过比较输入信号和压控振荡器的输出信号的相 位，取出与这两个信号的相位差成正比的电压作为误差电压来控制振荡器的频率，达到使其 与输入信号频率相等的目的。锁相式频率合成器的优点是能准确选择所需频率的信号，抑制 杂散分量，输出频率纯度高，且避免了大量使用滤波器，有利于集成化和小型化，同时能得 到很高的信号输出频率。同时利用锁相技术，还能使输出信号与基准频率源具有同样的频率 稳定度和准确度。但由于锁相环是一个闭环系统，无论模拟还是数字锁相环其控制过程都是 一个惰性过程，故锁相环输出频率在进行频率切换时，必须经过一个捕获过程才能达到同步， 导致频率转换时间过长。
