第12讲-频率合成器

《第12讲-频率合成器》由会员分享，可在线阅读，更多相关《第12讲-频率合成器（39页珍藏版）》请在金锄头文库上搜索。

1、第10章 频率合成器,10.1 频率合成器的基本原理 10.2 锁相环频率合成器PLL 10.3 直接数字频率合成器DDS 10.4 PLLDDS频率合成器,10.1 频率合成器的基本原理,10.1.1 频率合成器的主要指标,频率稳定度: 与振荡器的频率稳定度相同, 包括时间频率稳定度和温度频率稳定度。 频率范围: 频率合成器的工作频率范围,由整机工作频率确定,输出频率与控制码一一对应。 频率间隔: 输出信号的频率步进长度,可等步进或不等步进。 频率转换时间: 频率变换的时间,通常关心最高和最低频率的变换时间,即最长时间。,频率有关指标,功率有关指标,输出功率: 振荡器的输出功率,通常用dBm

2、表示。 功率波动: 频率范围内,各个频点的输出功率最大偏差。,相位噪声,相位噪声是频率合成器的一个极为重要的指标,与频率合成器内的每个元件都有关。降低相位噪声是频率合成器的主要设计任务,其他,控制码对应关系: 指定控制码与输出频率的对应关系。 电源: 通常需要有两组以上电源。,10.1.2 频率合成器的基本原理,直接频率合成器是早期的频率合成器。基准信号通过脉冲形成电路产生谐波丰富的窄脉冲,经过混频、分频、倍频、滤波等进行频率的变换和组合,产生大量离散频率, 最后取出所需频率。,例如,为了从10 MHz的晶体振荡器获得为1.6 kHz的标准信号,先将10 MHz信号经5次分频后得到2 MHz的

3、标准信号,然后经2次倍频、 5次分频得到800 kHz标准信号,再经5次分频和100次分频就可得到1.6 kHz标准信号。同理, 如果想获得标准的59.5 MHz信号,除经倍频外,还将经两次混频、滤波。,优点是频率转换时间短,并能产生任意小数值的频率步进。 缺点是用这种方法合成的频率范围将受到限制。更重要的是由于采用了大量的倍频、混频、分频、滤波等电路,给频率合成器带来了庞大的体积和重量,而且输出的谐波、噪声和寄生频率均难以抑制。,1. 直接频率合成器,优点：结构简单,指标可以做得较高。 缺点：由于它是利用基准信号的谐波频率作为参考频率的,故要求压控振荡器的精度必须在0.5fR以内,如超出这个

4、范围,就会错误地锁定在邻近的谐波上,因此,选择频道比较困难。另外,它对调谐机构性能要求也较高,倍频次数越多,分辨率就越差,因此,这种方法提供的频道数是有限的。,1) 基本原理,压控振荡器的输出信号与基准信号的谐波在鉴相器里进行相位比较,当振荡频率调整到接近于基准信号的某次谐波频率时,环路就能自动地把振荡频率锁到这个谐波频率上。,2) 数字式频率合成器,数字式频率合成器是锁相环频率合成器的一种改进形式,即在锁相环路中插入一个可变分频器 。,环路锁定时,有关系f=NfR。通过控制逻辑来改变分频比N,VCO的输出频率将被控制在不同的频率上。,例如,基准频率fR1 kHz,控制可变分频比N50 000

5、40 001,则VCO的输出频率将为500.00400.01 kHz(频率间隔为10Hz)。因此,数字式频率合成器可以通过可变分频器的分频比N的设计,提供频率间隔小的大量离散频率。,3. 直接数字频率合成器（DDS）,直接数字频率合成技术是从相位概念出发,直接合成所需要波形的一种新的频率合成技术。,1) DDS的工作原理,在时钟作用下,不断对频率控制字进行线性相位累加。其输出的数据就是合成信号的相位,其输出频率就是DDS输出的信号频率。其输出的数据作为波形存储器的相位取样地址,完成相位到幅值的转换,将数字形式的波形幅值转换成所要求合成频率的模拟量形式信号,滤除不需要的取样分量,以便输出频谱纯净

6、的正弦波信号。,改变DDS输出频率,实际上改变的是每一个时钟周期的相位增量,相位函数的曲线是连续的,只是在改变频率的瞬间其频率发生了突变,因而保持了信号相位的连续性。,2) DDS的优点,(1) 输出频率相对带宽较宽。50%fs（理论值）, 40%fs （实际值）,(2) 频率转换时间短。开环系统的结构；时钟频率越高,转换时间越短（在频率控制字改变后,需经过一个时钟周期之后按照新的相位增量累加,才能实现频率的转换）。可达纳秒数量级。,(3) 频率分辨率极高。增加位数N可获得任意小的频率分辨率。,(4) 相位变化连续。改变DDS输出频率,实际上改变的是每一个时钟周期的相位增量,相位函数的曲线是连

7、续的,只是在改变频率的瞬间其频率发生了突变,因而保持了信号相位的连续性。,(5) 输出波形的灵活性。在DDS内部加上相应控制(如调频控制FM、调相控制PM和调幅控制AM),可实现调频、调相和调幅功能,产生FSK、 PSK、 ASK和MSK等信号；在DDS的波形存储器存放不同波形数据,就可以实现各种波形输出（如三角波、 锯齿波和矩形波甚至任意的波形）。,(6) 其他优点:易于集成,功耗低,体积小,重量轻, 可靠性高,易于程控,使用相当灵活,性价比极高。（几乎所有部件都属于数字电路）,3) DDS的局限性,(1) 最高输出频率受限。由于DDS内部DAC和波形存储器（ROM）的工作速度限制,使得DD

8、S输出的最高频率有限。,(2) 输出杂散大。由于DDS采用全数字结构,不可避免地引入了杂散。其来源主要有三个： 相位累加器相位舍位误差造成的杂散、 幅度量化误差（由存储器有限字长引起）造成的杂散和DAC非理想特性造成的杂散。,4. PLLDDS频率合成器,DDS的输出频率低,杂散输出丰富,这些因素限制了它们的使用。 间接PLL频率合成虽然体积小,成本低,各项指标之间的矛盾也限制了其使用范围。 可变参考源驱动的锁相频率合成器对于解决这一矛盾是一种较好的方案。而可变参考源的特性对这一方案是至关重要的。作为一个频率合成器的参考源,首先应具有良好的频谱特性,即具有较低的相位噪声和较小的杂散输出。虽然D

9、DS的输出频率低,杂散输出丰富,但是它具有频率转换速度快,频率分辨率高,相位噪声低等优良性能,通过采取一些措施可以减少杂散输出。用DDS作为PLL的可变参考源是理想方案。,10.2 锁相环频率合成器PLL,图 10-4 现代PLL的基本结构,由于微电子技术的快速发展,使得PLL锁相环频率合成器有了很高的集成化程度。图10-2所示的数字式间接频率合成器可以简化为图10-4所示电路。,芯片内包括参考标准频率源的分频器、VCO输出信号频率的分频器、鉴相器、输出电荷泵等。,用来调整频率合成器的输出频率,也就是控制PLL芯片的逻辑关系。,输出所需要的射频/微波信号。它就是一个变容管调谐振荡器。VCO的压

10、控电压来自低通滤波器,与PLL芯片的输出电流有关。,鉴相器PD的输出不但包含直流控制信号,还有一些高频谐波成分,这些谐波会影响VCO电路的工作。,下图给出了三种低通滤波器结构,图（a）为运放积分器,有一定的直流增益,称为二类PLL； 图（b）也有增益,为一类PLL; 图（c）是无源的,输出电流而不是电压,属二类PLL。尽管电路简单,但对环路的影响很大。设计或调试不当,会引起环路不稳或难于锁相。滤波器的设计就是R和C的选定。滤波器的转换函数为,（10 - 1）,图 10-6 一类环路滤波器及其响应特性,10.2.2 PLL的锁定过程,假定最初环没有被锁定,参考频率是100MHz。把VCO的电压调

11、到5 V,输出频率为100MHz。鉴相器能产生1V峰-峰值的余弦波。,低频时增益为100 高频时增益为0.1,假定工作频率为 101 MHz, 在参考频率工作的前提下,在鉴相器输出端有1 MHz的差频,对环路滤波器而言,这个频率是高频,滤波器的增益只有0.1。在VCO 的电压上有鉴相器的输出0.1 V的峰-峰值的调制,但这个电压对VCO频率影响不大。如果VCO 频率距离参考频率越来越远,环内就没有足够的增益将环锁定。,如果VCO频率是100.1 MHz,差频就是100 kHz, 使环路滤波器处在高增益频率范围是恰当的。调节VCO频率可增大差频电压。随着VCO的频率接近参考频率,差频变得更低,

12、它进入了环滤波器的高增益范围, 加速了VCO频率的改变,直到它和参考频率相同。此时,差频是0。锁定后,锁相环成为一个稳定的闭合环路系统,VCO频率与参考频率相同。,图 10-7 鉴相器和VCO输出电压瞬时值,鉴相器的输出电压与两路输入电压的关系为 2Ue=kUaUb cos () （10 - 2） 当锁相环频率锁定时,VCO输入电压达到5V。因为环路滤波器的增益为100,故鉴相器输出的电压为Ue=-50mV, 鉴相器最大电压是1V峰-峰值,由式（10-2）得鉴相器的输出相位为95.7,环路滤波器保持VCO输出为100MHz,并维持鉴相器两端信号有 95.7的相位差。 振荡器在一个周期的相位移为

13、360,在一个特定的时间, 如果频率增大,会积累更多的相位移。如果VCO的频率改变的更多,将快速地积累更多的相位移。鉴相器输出电压上升，环路滤波器会增强这个改变量并且降低VCO的控制电压,VCO 输出频率会降到100 MHz, VCO频率偏低的情况与此类似。这个控制过程是能够维持下去的。由于温度、 噪音、 地心引力等外部因素引起的VCO频率微小改变,锁相环也能够稳定地输出。鉴相器输出一个误差电压,环路滤波器将使它增强,VCO频率和相位将回到正确值。环的矫正作用就是保持频率和相位为恒量。,10.2.3 PLL环的分类,锁相环是一个受负反馈控制的闭环系统。闭环增益H(s)为,(10-3),式中,G

14、(s)是开环增益,G(s)/N是环增益。开环增益是鉴相器增益、环路滤波器增益和VCO增益的产物, N是分频比。,式(10-3)的分母多项式的整数个数（或频率极点数）决定系统的种类, 可以用直流增益无限大的运放积分器来实现。显然,最大增益为1的无源滤波器难以实现这个功能。VCO是一个纯相位积分器,为分类提供一个极点,所以,PLL至少为一类。如果环路滤波器为有限直流增益,将不会改变PLL的类型。用无限增益积分器,就会得到二类PLL。 锁相环的阶数是式(10 - 3)的分母多项式幂次数。环路滤波器的运放至少有两个重要的节点,一个在1100 kHz之间,另一个在10MHz 以上。在压控范围内,VCO有

15、频率滚降,可在鉴相器输出端加一个低通滤波器,进一步降低不必要的高频信号。,前述例子使用了一类环,惟一的纯相位积分器是VCO,因此只有一个极。环路滤波器增益为100。如果VCO增益是1 MHz/V,参考频率改变到103 MHz,VCO调谐电压将是8 V。考虑-100的增益,鉴相器电压就是 。 当参考频率为100 MHz时,相位差为99.7,比95.7更超前。VCO与参考频率的相位差是95.7。如果参考频率继续改变,VCO也会改变来匹配它,鉴相器输出电压也改变。这是一个重要的特性,有时需要,有时则不需要, 实际中要灵活掌握。,如果环路滤波器的增益为1000,要使100 MHz时锁定,鉴相器的输出电

16、压只能是 -5 mV, 要使103 MHz时锁定,鉴相器输出电压是-8 mV, 对应的相位差分别为90.57和90.92。如果直流增益进一步增大,伴随频率的相位差变化将进一步减小。如果增益增加到极限直流反馈电阻,Rp将接近开路,并且环路滤波器直流增益将是无穷大。图10 - 5（b）所示的环路滤波器变成图10-5（a）,此时,环路滤波器是一个独立的积分器。包含环路滤波器的锁相环积分器总数是两个:一个是VCO,另一个是环路滤波器。环路滤波器用在锁相环内产生二类环。这个环的特性是随着频率的变化在VCO与参考频率间仍保持一个恒定的相位移。,10.2.4 PLL设计公式,图 10-8 锁相环回路频域分析,G(s)很大时,这些闭环增益的表达式可用来决定环路滤波器的带宽和阻尼比。,首先假定使用二类环,对于一类锁相环, Rp,分母可改成控制理论中常见的形式: s2+2ns+2n, 其中n是系统的特征频率,是阻尼因数,Rp,令Rp,可以得出二类环的计算公式,图 10-9 以阻尼因子为参