《电子技术第10讲(逻辑门电路、组合逻辑电路)》由会员分享，可在线阅读，更多相关《电子技术第10讲(逻辑门电路、组合逻辑电路)（86页珍藏版）》请在金锄头文库上搜索。
1、1,第20章 组合逻辑电路,第10讲,20.3 TTL集成门电路 20.6 组合逻辑电路的分析和设计 20.7 集成组合逻辑电路加法器 20.8 集成组合逻辑电路编码器 20.9 集成组合逻辑电路译码器和数字显示,2,四种表示方法,卡诺图,逻辑函数的表示法,3,TTL 晶体管-晶体管逻辑集成电路,20.3 集成门电路,MOS 金属氧化物半导体场效应管集成电路,4,一、 TTL与非门的基本原理,20.3.1 TTL集成门电路（P235）,5,6,1. 输入端不全为高电平时（有0.3V低电平输入）,1V,不足以让 T2、T5导通,T2、T5截止,uo=5-uR2-ube3-ube43.4V 高电平
2、！,7,电位被钳 在2.1V,全反偏,1V,2. 输入全为高电平（3.4V）时或输入全悬空,T2、T5饱和导通,uo =0.3V 输出低电平,输入悬空，相当于输入“1”,8,9,与非门表示符号,逻辑表示式,10,如：TTL门电路芯片（四2输入与非门，型号74LS00 ),地GND,TTL门电路芯片简介,电源VCC（+5V）,11,电源VCC（+5V）,地GND,TTL门电路芯片（二4输入与非门，型号74LS20 ),12,常用TTL逻辑门电路（见附录F）,13,三、TTL门电路的主要技术参数,1) 输出高电平、低电平,高电平: 3.4V-4V 以上,低电平: 0.3V-0.4V以下,2)噪声容
3、限电压：反映门电路抗干扰能力 的参数。,14,3) 扇出系数:,TTL门电路的主要参数,扇出系数 输出端允许驱动的门电路的最大数目 一般，8= N =10。,15,输入A、B波形如图所示, 请画出与非门的输出（Y）波形。,A,B,Y,课堂练习:,16,E 控制端,1.结构,20.3.2 三态门,17,2.工作原理,(1) 控制端E=0时的工作情况：,18,(2) 控制端E=1时的工作情况,19,功能表,3.三态门的符号及功能表,功能表,使能端高电平 有效时,使能端低电平 有效时,20,三态门主要作为TTL电路与总线间的接口电路。,4.三态门的用途,工作时，E1、E2、E3分时接入高电平。,21
4、,20.6 组合逻辑电路的分析和设计,特点:某一时刻的输出状态仅由该时刻电路的输入信号决定, 而与该电路在此输入信号之前所具有的状态无关。,组合逻辑电路：用各种门电路组成的，用于实现某种功能的复杂逻辑电路。,20.6.1 组合逻辑电路的分析,22,例1：,组合逻辑电路的分析,23,组合逻辑电路的分析,例2：,本图功能：二选一电路。,M=0时：门1输出恒为1，A信号被拒之门外。,24,例3：,证明：下面两电路具有相同的逻辑功能。,25,方法：证明两者具有相同的最简逻辑式。,26,27,CT74LS20双4输入“与非”门,28,20.6.2 组合逻辑电路的设计,方法步骤:,根据题意列真值表,29,
5、例1: 交通灯故障监测逻辑电路的设计。,红灯R 黄灯Y 绿灯G,30,单独亮正常,黄、绿同时亮正常,其他情况不正常,组合逻辑电路的设计,2、卡诺图化简,3、写最简逻辑式,设：灯亮为“1”，不亮为“0”， 正常为“0”，不正常为“1”。,例1,写逻辑式化简,31,4、用基本逻辑门构成逻辑电路,若要求用与非门构成逻辑电路呢？,组合逻辑电路的设计例1,32,5、用与非门构成逻辑电路,组合逻辑电路的设计例1,33,例2,设计一个三人表决逻辑电路，要求: 三人A、B、C各控制一个按键，按下为“1”，不按为“0”。多数（2）按下为通过。通过时L1，不通过L0。用与非门实现。,组合逻辑电路的设计例2,34,
6、2、用画卡诺图化简,L= AC + BC + AB,3、 写出最简“与或”式,组合逻辑电路的设计例2,1、列真值表,35,4、用与非门实现逻辑电路,组合逻辑电路的设计例2,36,例3,旅客列车分特快、直快和普快，并依此为优先通行顺序。某站在同一时间只能有一趟列车从车站开出，即只能给出一个开车信号，试画出满足上述要求的逻辑电路。设A、B、C分别代表特快、直快、普快，开车信号分别为YA、YB、YC。,组合逻辑电路的设计例3,37,A B C YA YB YC 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 1 0 0 1 0 1 1 0
7、0 1 1 0 1 0 0 1 1 1 1 0 0,2、写逻辑式化简,3、 写出最简“与或”式,1、列真值表,组合逻辑电路的设计例3,38,4、画逻辑图,组合逻辑电路的设计例3,39,组合电路设计关键：找出输入变量、输出变量，根据题意列真值表,40,作业：P292 习题20.6.10,41,20.7-20.9 集成组合逻辑电路,20.9 译码器和显示译码器,20.7 加法器,20.8 编码器,42,20.7 加法器,(1) 半加器,43,半加器逻辑电路图,44,(2) 全加器,低位向本位的进位,本位和,本位向高位的进位,45,全加器真值表,Sn = Cn (An Bn),Cn+1 = AnBn
8、+Cn(An Bn),全加器逻辑函数式,46,Sn = Cn (An Bn),Cn+1 = AnBn+Cn(An Bn),由2个半加器构成一个全加器,47,用4个全加器构成一个4 位二进制加法器,74LS83,48,20.8 编码器,用途: 将数字或信号（输入）编成二进制代码（输出）。,常用类型:,4线2线编码器 8线3 线编码器 16线4 线编码器,选择编码器依据：输入信号的个数,49,1. 4线2 线编码器（2位二进制编码器）,一、二进制编码器（将某种信号编制成二进制代码）,（2）写出关于 Y1 、Y0的逻辑式,50,（3）用与非门实现,51,2. 8线3线编码器（3位二进制编码器）,（逻
9、辑电路设计略,设计方法同42编码器）,52,8线3线编码器（三位二进制编码器 ）,53,4个输入的优先级别的高低次序依次为I3、I2、I1、I0 。 逻辑表达式为： Y1=I2 3+I3 Y0=I1 2 3+I3 由于有了无关项，逻辑表达式比前面介绍的非优先编码器简单些。,二、 优先编码器,上面讨论的编码器对输入信号有一定的要求，即任何时刻输入有效信号不能超过1个。当同一时刻出现多个有效的输入信号，会引起输出混乱。为保证工作可靠,电路必须采用优先编码器，这种编码器能按事先安排的输入端优先次序输出代码。,4线-2线优先编码器功能表,54,二进制数（8421码）,组成：用0和1两数字组成，逢二进一
10、,三、二十进制编码器（将0-9十个数字编成二进制的电路）,55,二进制数（8421码）,每一位上的1所代表的十进制数的大小称为权重,例：十进制数 1 1 1 1,1103+1102+1101+1100 =11000+1100+110+11 =1111,例：二进制数 1 1 1 1,123+122+121+120 =18+14+12+11 =15,四位二进制数，每位的权重分别为8、4、2、1，所以称为8421码,二十编码器,56,二十进制（BCD码）,二十编码器,用4位二进制数0000-1001 分别代表十进制数0-9， 称为二十进制数， 又称为BCD码 （Binary Coded Decima
11、l）,57,（逻辑图略）,58,总结：编码过程,确定二进制代码的位数 列编码表（真值表） 由真值表写出逻辑式 画逻辑图,59,20.9 1 译码器,用途: 计算机中的地址译码电路,常用类型:,2线 4线译码器 型号: 74LS139 3 线 8线译码器 型号: 74LS138 4 线 16线译码器 型号: 74LS154,译码: 将二进制代码（输入）按其编码时的原意译成对应的数字或信号（输出）。,60,1. 2 线 4线译码器,一、各种译码器及设计,61,2. 3线8线译码器（74LS138）,（逻辑电路设计略，设计方法同24译码器）,62,3. 4线16线译码器（74LS154）,（逻辑电路
12、设计略，设计方法同24译码器）,63,4. 74138型二进制集成译码器,功能表,64,1)数据信号：输入二进制代码 CBA高电平有效，输出Y0Y7低电平有效 。,3)译码状态各输出的逻辑表达式:,工作原理：,2)输入使能端: G1=1 ， ，同时满足, 允许译码，否则禁止译码。,65,用途: 1）译码器能产生3变量函数的全部最小项，利用这一点能够方便地实现3变量逻辑函数。 2）常用于计算机中的地址译码。,66,74138逻辑电路及图形符号,67,1. 试用译码器实现YAB+BC+CA。,分析：逻辑式可用逻辑门实现，亦可用译码器实现。,（3）将变量与译码器管脚一一对应： A:A2， B:A1,
13、 C:A0，则,（2）将逻辑式用最小项表示,三、译码器的应用举例:,68,69,2. 74LS139型双2/4线译码器外引线及管脚排列图和逻辑图（见P274，图20.9.2），分析其功能。,70,71,3. 模拟信号多路转换的数字控制,输入模拟电压,模拟电子开关,u0,u1,u2,u3,u,输出模拟电压,数字控制信号,72,4. 计算机中存储器单元及输入输出接口的寻址,0单元,1单元,2单元,3单元,控制门,控制门,控制门,控制门,译码器,A1,A0,或接口单元 存储器单元,计算机 中央处理 单元 (CPU),数据线,地址线,单元选择线,73,地址线数n 寻址范围(可选择的单元数) n 2 3
14、 4 16 (单片机) (1K=1024) 20(PC/XT) 26(PC586) (1M=1KK),74,20.92 二十进制显示译码器,显示译码器,用于将数字仪表、计算机和其它数字系统中的测量数据、运算结果译成十进制数显示出来。,75,Ya-Yg: 控制信号 高电平时,对应的LED亮 低电平时,对应的LED灭,发光二极管,显示译码器,1）半导体数码管 七段显示数码管,76,A3-A0: 输入数据,要设计的七段数码管显示译码器,七段数码管显示译码器,77,七段显示译码电路真值表,2）七段显示译码器,78,七段显示译码电路真值表,十进制数 A3A2A1A0 Ya Yb Yc Yd Ye Yf
15、Yg 显示字形 0 0 0 0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1 2 0 0 1 0 1 1 0 1 1 0 1 2 3 0 0 1 1 1 1 1 1 0 0 1 3 4 0 1 0 0 0 1 1 0 0 1 1 4 5 0 1 0 1 1 0 1 1 0 1 1 5 6 0 1 1 0 0 0 1 1 1 1 1 6 7 0 1 1 1 1 1 1 0 0 0 0 7 8 1 0 0 0 1 1 1 1 1 1 1 8 9 1 0 0 1 1 1 1 0 0 1 1 9,79,无所谓项当1处理,先设计输出Ya的逻辑表示式及电路图,80,以同样的方法可设计出Yb-Yg的逻辑表示式及其电路图；将所有电路图画在一起，就得到总电路图。,将此电路图集成化，得到七段显示译码器的集成电路74LS248
