四选一数据选择器的设计说明

上传人:xmg****18 文档编号:108396444 上传时间:2019-10-23 格式:DOC 页数:9 大小:160.50KB
返回 下载 相关 举报
四选一数据选择器的设计说明_第1页
第1页 / 共9页
四选一数据选择器的设计说明_第2页
第2页 / 共9页
四选一数据选择器的设计说明_第3页
第3页 / 共9页
四选一数据选择器的设计说明_第4页
第4页 / 共9页
四选一数据选择器的设计说明_第5页
第5页 / 共9页
点击查看更多>>
资源描述

《四选一数据选择器的设计说明》由会员分享,可在线阅读,更多相关《四选一数据选择器的设计说明(9页珍藏版)》请在金锄头文库上搜索。

1、. . . .XX大学实习(实训)报告实习(实训)名称: 电工电子实习 学 院: 专 业、 班 级: 指 导 教 师: 报 告 人: 学 号: 时 间: 2011年7月1日 至 2011年7月8日 实习主要内容:(1) 了解EDA技术的发展及应用 (2) 掌握VHDL语言的基础知识,熟悉在数字电路系统设计中VHDL程序设计 (3) 学习MAX+PLUS软件的应用方法 (4) 应用EDA技术的设计方法完成4选1数据选择器的设计(采用原理图和文本法两种方法实现),并在MAX+PLUS上仿真 主要收获体会与存在的问题:通过课程设计,发现自己的很多不足,自己知识的很多漏洞,看到了自己的实践经验还是比较

2、缺乏,理论联系实际的能力还急需提高。同时也体会到设计课的重要性和目的性所在。同时这次实习也有很多收获,首先我们学会了MAX+PLUS软件的应用方法,并且能够独立设计出原理图,其次本次设计课培养了我们实际操作能力,也培养了我们灵活运用课本知识,理论联系实际,独立自主的进行设计的能力。指导教师意见:建议成绩: 指导教师签字:年 月 日备注:实习报告1目的(1)通过实习掌握maxplus2软件的使用和VHDL语言的基础知识 (2)应用maxplus2完成四选一数据选择器的设计,并实现仿真。2内容2.1 maxplus2的认识(1) Max+plus是Altera公司提供的FPGA/CPLD开发集成环

3、境,Altera是世界上最大可编程逻辑器件的供应商之一。Max+plus界面友好,使用便捷,被誉为业界最易用易学的EDA软件。在Max+plus上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程,它提供了一种与结构无关的设计环境,是设计者能方便地进行设计输入、快速处理和器件编程。 (2)、Max+plus开发系统的特点很多,比如开放性的界面,编辑过程与结构无关,丰富的设计库,硬件描述语等。(3)、Max+plus软件具有开放核的特点,允许设计人员添加自己认为有价值的宏函数。Max+Plus II 工具软件,是现代最先进的仿真设计技术。在普通电脑上就可以操作,十分方便。 Max+

4、Plus II 工具软件,是功能强大的EDA综合设计系统工具 。2.2 4选1数据选择器(1)创建电路原理:数据选择器又称为多路转换器或多路开关,它是数字系统中常用的一种典型电路。其主要功能是从多路数据中选择其中一路信号发送出去。所以它是一个多输入、单输出的组合逻辑电路。 4选1数据选择器的元件符号如图一所示,其中D0、D1、D2、D3是4位数据输入端,A0和A0是控制输入端,Y是数据输出端。当A1A0=00时,输出Y=D1;A1A0=01时,Y=D1;A1A0=10时,Y=D2;A1A0=11,Y=D3。 。 图 一 4选1数据选择器的元件符号4选1数据选择器的真值表为:输 入输出A0A1D

5、0D1D2D3F00000011010001111000101111001111真值表可简化为:A1 A0 DF 0 0 D0 0 1 D1 1 0 D2 1 1 D3D0D1D2D3由真值表写出输出逻辑表达式 由逻辑表达式做出逻辑电路图。图 二 4选1数据选择器原理图在MAX+plus软件下做出4选1数据选择器的原理图。如图所示,D0、D1、D2、D3为4路数据输入端,A0、A1为选择控制信号输入端,F为输出端。时电路工作,时电路不工作,不管D取何值,F始终为0。(2)分析分析上面的4选1数据选择器原理图如图二,4选1数据选择器有七个输入端和一个输出端,其中四个为数据输入端,两个为控制信号输

6、入端。电路由五个非门、四个与门和一个或门组成。编译无误后,在MAX+plus软件下的Wave Editor中对4选1数据选择器进行仿真,记录仿真波形,如图图 三 4选1数据选择器 的仿真波形图分析:如图所示 时电路工作,D0、D1、D2、D3分别输入四个波形,先对A0选择初始电平为“0”,时钟周期为“200ns”,倍数为“1”,按同样的方法为A1输入端添加激励信号,时钟周期倍数为A0输入端的2倍。这样我们就为A0、A1输入端分别添加了时钟周期为200ns和400ns的激励信号。 (3)结论上图的仿真波形的真值表为:01D30 0 0 10 0 1 00 1 0 01 0 0 00 0 1 10

7、 1 0 1D2D1D0A1A0F1 1 1 10从而验证了4选1数据选择器设计的正确性和功能的正确性。3.个人特色采用文本编辑法,即利用VHDL语言描述四选一数据选择器其仿真波形为:用VHDL语言编写的4选1数据选择器如下:library IEEE;use IEEE.std_logic_1164.all;entity muxl isport(D0,D1,D2,D3:in std_logic_vector(7 downto 0);S:in integer range 0to 3;F:out std_logic_vector(7 downto 0)end muxl;architecture da

8、te of muxl isbeginwith S selectF=D0 when 0, D1 when 1, D2 when 2, D3 when 3, 00000000 when others;end date;4. 结束语通过一星期的紧张工作,最后完成了我的设计任务。这次实习我的题目是4选1数据选择器的设计,通过学习我掌握了MAX+plus的使用方法,运用软件和理论知识我设计出了4选1数据选择器的原理图,编译正确后,接着又对原理图进行了仿真,并且得到了预期的结果,设计的原理图简单明了,容易理解。通过课程设计,发现自己的很多不足,自己知识的很多漏洞,看到了自己的实践经验还是比较缺乏,理论联系

9、实际的能力还急需提高。同时也体会到设计课的重要性和目的性所在。本次设计课不仅仅培养了我们实际操作能力,也培养了我们灵活运用课本知识,理论联系实际,独立自主的进行设计的能力。它不仅仅是一个学习新知识新方法的好机会,同时也是对我所学知识的一次综合的检验和复习,使我明白了自己的缺陷所在,从而查漏补缺。1. 若不给自己设限,则人生中就没有限制你发挥的藩篱。2. 若不是心宽似海,哪有人生风平浪静。在纷杂的尘世里,为自己留下一片纯静的心灵空间,不管是潮起潮落,也不管是阴晴圆缺,你都可以免去浮躁,义无反顾,勇往直前,轻松自如地走好人生路上的每一步3. 花一些时间,总会看清一些事。用一些事情,总会看清一些人。有时候觉得自己像个神经病。既纠结了自己,又打扰了别人。努力过后,才知道许多事情,坚持坚持,就过来了。4. 岁月是无情的,假如你丢给它的是一片空白,它还给你的也是一片空白。岁月是有情的,假如你奉献给她的是一些色彩,它奉献给你的也是一些色彩。你必须努力,当有一天蓦然回首时,你的回忆里才会多一些色彩斑斓,少一些苍白无力。只有你自己才能把岁月描画成一幅难以忘怀的人生画卷。学习.参考

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 大杂烩/其它

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号