第3章80868088微处理器讲义

上传人:今*** 文档编号:108141536 上传时间:2019-10-22 格式:PPT 页数:203 大小:2.34MB
返回 下载 相关 举报
第3章80868088微处理器讲义_第1页
第1页 / 共203页
第3章80868088微处理器讲义_第2页
第2页 / 共203页
第3章80868088微处理器讲义_第3页
第3页 / 共203页
第3章80868088微处理器讲义_第4页
第4页 / 共203页
第3章80868088微处理器讲义_第5页
第5页 / 共203页
点击查看更多>>
资源描述

《第3章80868088微处理器讲义》由会员分享,可在线阅读,更多相关《第3章80868088微处理器讲义(203页珍藏版)》请在金锄头文库上搜索。

1、第三章 8086/8088微处理器,2019年10月22日星期二,中北大学微机原理及接口技术,2,主要内容,微处理器的一般结构; 8086微处理器的组成、引脚功能; 8086的内部寄存器和标志位; 8086的存储器组织; 实模式和保护模式的存储器寻址; 80X86系列微处理器的结构特点。,2019年10月22日星期二,中北大学微机原理及接口技术,3,第3章 8086/8088微处理器,主要内容: 3.1 微处理器概述 3.2 8086/8088微处理器 3.3 8086/8088的编程结构 3.4 8086/8088的存储器组织 3.5 8086/8088的外部结构,学时分配: 6学时,第一节

2、 微处理器概述,2019年10月22日星期二,中北大学微机原理及接口技术,5,微处理器是计算机系统的核心部件,控制和协调整个计算机系统的工作,具有如下基本功能 可以进行算术和逻辑运算 可保存少量数据 能对指令进行译码并完成规定的操作 能与存储器、外部设备交换数据 提供整个系统所需的定时和控制信号 可以响应其他部件发来的中断请求,3.1 微处理器概述,2019年10月22日星期二,中北大学微机原理及接口技术,6,通常用CPU内部操作的数据位数作为对微处理器总体性能的一个表征。 数据位数:计算机中微处理器内部数据总线的宽度,也即CPU可同时操作的二进制码的位数。 CPU性能: 8位16位 32位(

3、主流) 64位(趋势),3.1 微处理器概述,2019年10月22日星期二,中北大学微机原理及接口技术,7,运算器 实现数据的算术和逻辑运算 (ALU) 控制器 控制程序的执行 寄存器组 存放临时数据、运算的中 间结果、运算特征、操作数地址,主要部件,3.1 微处理器概述,2019年10月22日星期二,中北大学微机原理及接口技术,8,3.1 微处理器概述,运算器组成 由加法器和一些辅助逻辑电路组成。 控制器组成 程序计数器:存放下一条指令的地址 指令寄存器:存放待执行的指令 指令译码器:翻译确定执行什么操作 时序控制部件:产生时序信号 工作基准 微操作控制部件:产生与指令对应的微操作,2019

4、年10月22日星期二,中北大学微机原理及接口技术,9,3.2 8086/8088微处理器,8088、8086基本类似 16位CPU、AB宽度20位 差别: 指令预取队列:8088为4B,8086为6B 数据总线引脚:8088有8根,8086有16根 8088为准16位CPU,内部DB为16位,但外部仅为8位,16位数据要分两次传送。 指令系统完全相同,芯片内部逻辑结构、芯片引脚有个别差异,均具有20位地址线,寻址能力达到1MB空间。,2019年10月22日星期二,中北大学微机原理及接口技术,10,8086/8088微处理器结构,AH AL,BH BL,CH CL,DH DL,SP,BP,DI,

5、SI,通 用 寄 存 器,AX,BX,CX,DX,ALU数据总线(16位),运算寄存器,ALU,标志寄存器,EU 控制电路,执行部件EU,1 2 3 4 5 6,数据总线 8088:8位 8086:16位,输入/输出 控制电路,地址总线20位,指令队列缓冲器,8088,8086,Q总线 (8位),指令指针,段寄存器,外部 总线,总线接口部件BIU,地址加法器,2019年10月22日星期二,中北大学微机原理及接口技术,11,指令预取队列(IPQ)的一般执行过程: 指令的一般执行过程: 取指令 指令译码 读取操作数 执行指令 存放结果,3.2 8086/8088微处理器,2019年10月22日星期

6、二,中北大学微机原理及接口技术,12,指令流水线,取指令,指令译码,取操作数,执行指令,存放结果,CPU执行一条指令的过程类似于工厂生产流水线,被分解为多个小的步骤,称为指令流水线。,原料,调度分配,生产线,成品,仓库,出厂,数据和程序指令,控制器的调度分配,ALU等 功能部件,处理后的数据,存储器,输出,2019年10月22日星期二,中北大学微机原理及接口技术,13,指令流水线,指令流水线有两种运作方式: 串行方式: 取指令和执行指令在不同的时刻按顺序执行 并行方式: 取指令和执行指令可同时执行,需要有能并行工作的硬件的支持。,2019年10月22日星期二,中北大学微机原理及接口技术,14,

7、串行工作方式,8086/8088以前的CPU采用串行工作方式,取指令1,执行1,取指令2,执行2,CPU,BUS,忙 碌,忙 碌,取指令3,执行3,忙 碌,空闲,空闲,空闲,t1,t0,t2,t3,t4,t5,6个周期执行了3条指令,2019年10月22日星期二,中北大学微机原理及接口技术,15,CPU执行指令时总线处于空闲状态; CPU访问存储器(存取数据或指令)时要等待总线操作的完成; 缺点:CPU无法全速运行 解决:总线空闲时预取指令,使CPU需要指令时能立刻得到,串行工作方式,2019年10月22日星期二,中北大学微机原理及接口技术,16,并行工作方式,8086/8088CPU采用并行

8、工作方式,取指令1,取指令2,取指令3,取指令4,执行1,执行2,执行3,BUS,执行4,CPU,t1,t0,t2,t3,t4,t5,取指令5,执行5,6个周期执行了5条指令,2019年10月22日星期二,中北大学微机原理及接口技术,17,并行操作的前提,取指令部件和指令执行部件要能够并行工作; 各部件执行时间基本相同,否则需再细分; 取指令部件取出的指令要能暂存在CPU内部某个地方; 指令执行部件在需要时总能立即获得暂存的指令 需要解决转移指令问题。,2019年10月22日星期二,中北大学微机原理及接口技术,18,8086/8088 CPU的特点,采用并行流水线工作方式: 通过设置指令预取队

9、列(IPQ)实现 对内存空间实行分段管理: 将内存分段并设置地址段寄存器,以实现对1MB空间的寻址。 支持多处理器系统:8087 FPU,执行部件,取指部件,2019年10月22日星期二,中北大学微机原理及接口技术,19,8086/8088的流水线操作,8086/8088 CPU包括两大部分:EU和BIU BIU不断地从存储器取指令送入IPQ,EU不断地从IPQ取出指令执行 EU和BIU构成了一个简单的2工位流水线 指令预取队列IPQ是实现流水线操作的关键(类似于工厂流水线的传送带),2019年10月22日星期二,中北大学微机原理及接口技术,20,结论,8086/8088微处器指令预取队列的存

10、在使EU和BIU两个部分可同时进行工作,从而 提高了CPU的效率; 降低了对存储器存取速度的要求,第三节 8086/8088的编程结构,2019年10月22日星期二,中北大学微机原理及接口技术,22,主要内容: 3.3.1 8086的功能部件 3.3.2 8086的总线操作,3.3 8086/8088的编程结构,2019年10月22日星期二,中北大学微机原理及接口技术,23,编程结构:指从程序员和使用者的角度看到的结构。 8086编程结构与CPU内部的物理结构和实际布局是有区别的。 了解8086编程结构,可以掌握CPU的工作性能和使用方法。,3.3 8086/8088的编程结构,2019年10

11、月22日星期二,中北大学微机原理及接口技术,24,8086/8088微处理器结构,AH AL,BH BL,CH CL,DH DL,SP,BP,DI,SI,通 用 寄 存 器,AX,BX,CX,DX,ALU数据总线(16位),运算寄存器,ALU,标志寄存器,EU 控制电路,执行部件EU,1 2 3 4 5 6,数据总线 8088:8位 8086:16位,输入/输出 控制电路,地址总线20位,指令队列缓冲器,8088,8086,Q总线 (8位),指令指针,段寄存器,外部 总线,总线接口部件BIU,地址加法器,2019年10月22日星期二,中北大学微机原理及接口技术,25,从功能上分,8086内部由

12、两部分组成: 总线接口部件(BIU) 执行部件(EU) 两个单元相互独立,分别完成各自操作 两个单元可以并行执行,实现指令取指和执行的流水线操作。,3.3.1 8086/8088的功能部件,2019年10月22日星期二,中北大学微机原理及接口技术,26,一、总线接口部件BIU,功能: 从内存中取指令送入指令预取队列 负责与内存或输入/输出接口之间的数据传送 在执行转移程序时,BIU使指令预取队列复位,从指定的新地址取指令,并立即传给执行单元执行。,2019年10月22日星期二,中北大学微机原理及接口技术,27,总线接口部件包括 4个段地址寄存器CS DS ES SS 16位的指令指针寄存器IP

13、 20位的地址加法器 6字节的指令队列 输入/输出控制电路,一、总线接口部件BIU,2019年10月22日星期二,中北大学微机原理及接口技术,28,用于存放逻辑段的段基地址(简称段地址) CS:代码段寄存器。代码段存放指令代码 DS:数据段寄存器 ES:附加段寄存器 SS:堆栈段寄存器:指示堆栈区域的位置,这两个段存放操作数,堆栈段,SS,数据段,DS/ES,代码段,CS,1.段寄存器,2019年10月22日星期二,中北大学微机原理及接口技术,29,2.指令指针寄存器(Instruction Pointer),IP:指令指针寄存器,其内容为下一条要执行的指令的偏移地址; 与代码段寄存器CS联用

14、,确定下一条指令的物理地址; 计算机通过CS : IP寄存器来取指令,从而控制指令序列的执行流程; IP寄存器是一个专用寄存器,用户不能直接访问,2019年10月22日星期二,中北大学微机原理及接口技术,30,二、执行部件EU,功能: 执行指令 从指令队列中取指令代码 译码 在ALU中完成数据的运算 运算结果的特征保存在标志寄存器FLAGS中。,2019年10月22日星期二,中北大学微机原理及接口技术,31,执行部件包括 4个通用寄存器AX BX CX DX 4个专用寄存器BP SP SI DI 1个标志寄存器FLAGS/PSW 算术逻辑单元ALU(运算器) EU部分控制电路,二、执行部件EU

15、,2019年10月22日星期二,中北大学微机原理及接口技术,32,用途:存放临时数据和存放运算操作数 每个均为16位,但又可分为2个8位寄存器,即: AX AH,AL BX BH,BL CX CH,CL DX DH,DL 例如:若(AX)1234H, 则(AH)12H, (AL)34H,1.通用寄存器,2019年10月22日星期二,中北大学微机原理及接口技术,33,AX:累加器 所有I/O指令都通过AX(AL)与接口传送信息; 中间运算结果也多放于AX(AL)中; 乘除法指令的一个操作数必须在AX(AL)中。 BX:基址寄存器 在间接寻址中用于存放操作数的基地址。,1.通用寄存器,2019年10月22日星期二,中北大学微机原理及接口技术,34,CX:计数寄存器 用于在循环指令或串操作指令中存放计数值。 DX:数据寄存器 在间接寻址的I/O指令中存放I/O端口地址; 在32位乘除法运算时,存放高16位数。,1.通用寄存器,2019年10月22日星期二,中北大学微机原理及接口技

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 高等教育 > 大学课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号