《计算机组成原理考试题概要》由会员分享，可在线阅读，更多相关《计算机组成原理考试题概要（8页珍藏版）》请在金锄头文库上搜索。
1、选择题09年1.冯诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据（C）A.指令操作码的译码结果B.指令和数据的寻址方式C.指令周期的不同阶段D.指令和数据所在的存储单元2.一个C语言程序在一台32位机器上运行。程序中定义了三个变量x，y和z，其中x和z为int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，x，y和z的值分别（D）A.x=0000007FH，y=FFF9H，z=00000076HB.x=0000007FH，y=FFF9H，z=FFFF0076H C.x=0000007FH，y=FFF7H，z=FFFF0076H D.x=00
2、00007FH，y=FFF7H，z=00000076H3.浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5和7位（均含2位符号位）。若有两个数x=27*29/32，y=25*5/8，则用浮点加法计算x+y的最终结果是（D）A. 001111100010B. 001110100010C. 010000010001D. 发生溢出4.某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是(C)A. 0 B. 1C. 4D.
3、 65.某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K8位的ROM芯片和4K4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是(D)A1，15B2，15C1，30D2，306.某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转以后目标地址是(C)A. 2006HB. 2007HC. 2008HD. 2009H7.下列关于RISC的
4、叙述中，错误的是(A)A. RISC普遍采用微程序控制器B. RISC大多数指令在一个时钟周期内完成C. RISC的内部通用寄存器数量相对CISC多D. RISC的指令数、寻址方式和指令格式种类相对CISC少8.某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别是90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是(A)A. 90ns B. 80nsC. 70nsD. 60ns9.相对于微程序控制器，硬布线控制器的特点是(D)A. 指令执行速度慢，指令功能的修改和扩展容易B. 指令执行速度慢，指令功能的修改和扩展难C. 指令执行速
5、度快，指令功能的修改和扩展容易D. 指令执行速度快，指令功能的修改和扩展难10.假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是(B)A. 10MB/s B. 20MB/s C. 40MB/s D. 80MB/s 11.假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是(D)A. 5% B. 9.5%C. 50% D. 95%12.下列选项中，能引起外部中断的事件是(A)A. 键盘输入B. 除数为0 C. 浮点运算下溢 D. 访存缺页
6、计算题13.某计算机的CPU主频为500MHz，CPI为5（即执行每条指令平均需5个时钟周期）。假定某外设的数据传输率为0.5MB/s，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间。请回答下列问题，要求给出计算过程。在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？2.5%当该外设的数据传输率达到5MB/s时，改用DMA方式传送数据。假定每次DMA传送块大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？（假设
7、DMA与CPU之间没有访存冲突）0.1%10年试题1.下列选项中，能缩短程序执行时间的措施是：（D）.提高CPU时钟频率.优化数据通路结构.对程序进行编译优化A.仅和B.仅和C.仅和D.、和2.假定有4个整数用8位补码分别表示为r1=FEH，r2=F2H，r3=90H，r4=F8H。若将运算结构存放在一个8位寄存器中，则下列运算中会发生溢出的是(B)A.r1r2B. r2r3C. r1r4D. r2r43.假定变量i、f和d的数据类型分别为int、float和double（int用补码表示，float和double分别用IEEE754单精度和双精度浮点数格式表示），已知i=785，f=1.56
8、78e3，d=1.5e100。若在32位机器中执行下列关系表达式，则结果为“真”的是(C).i=（int）（float）i.f=（float）（int）f.f=（float）（double）f.（d+f）-d=fA.仅和B.仅和 C.仅和 D.仅和4.假定用若干个2K4位的芯片组成一个8K8位的存储器，则地址0B1FH所在芯片的最小地址是(D)A.0000HB.0600HC.0700HD.0800H5.下列有关RAM和ROM的叙述中，正确的是(A).RAM是易失性存储器，ROM是非易失性存储器.RAM和ROM都采用随机存取方式进行信息访问.RAM和ROM都可用作Cache.RAM和ROM都需要
9、进行刷新A.仅和B.仅和C.仅、和D.仅、和6.下列命中组合情况中，一次访存过程中不可能发生的是(D)A.TLB未命中，Cache未命中，Page未命中B.TLB未命中，Cache命中，Page命中C.TLB命中，Cache未命中，Page命中D.TLB命中，Cache命中，Page未命中7.下列寄存器中，汇编语言程序员可见的是(B)A.存储器地址寄存器（MAR）B.程序计数器（PC）C.存储器数据寄存器（MDR）D.指令寄存器（IR）8.下列选项中，不会引起指令流水线阻塞的是(A)A.数据旁路（转发）B.数据相关C.条件转移D.资源冲突9.下列选项中的英文缩写均为总线标准的是(D)A.PCI
10、、CRT、USB、EISAB.ISA、CPI、VESA、EISAC.ISA、SCSI、RAM、MIPSD.ISA、EISA、PCI、PCI-Express10.单级中断系统中，中断服务程序内的执行顺序是(A).保护现场.开中断.关中断.保存断点.中断事件处理.恢复现场.中断返回A. B. C. D. 11.假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为16001200，颜色深度为24位，帧频为85Hz，显存总带宽的50%用来刷新屏幕，则需要的显存总带宽至少约为(D)A.245MbpsB.979MbpsC.1958MbpsD.7834Mbps12.某计算机字长16位，主存地址空
11、间大小为128KB，按字编址。采用单字长指令格式，指令各字段定义如下：转移指令采用相对寻址方式，相对偏移量用补码表示。寻址方式定义如下：请回答下列问题：(1)该指令系统最多可有多少条指令？该计算机最多有多少个通用寄存器？存储器地址寄存器（MAR）和存储器数据寄存器（MDR）至少各需要多少位？(2)转移指令的目标地址范围是多少？(3)若操作码0010B表示加法操作（助记符为add），寄存器R4和R5的编号分别为100B和101B，R4的内容为1234H，R5的内容为5678H，地址1234H中的内容为5678H，地址5678H中的内容为1234H，则汇编语句“add （R4），（R5）+”（逗号
12、前为源操作数，逗号后为目的操作数）对应的机器码是什么（用十六进制表示）？该指令执行后，哪些寄存器和存储单元中的内容会改变？改变后的内容是什么？11年真题：1.下列选项中，描述浮点数操作速度指标的是（D）A.MIPSB.CPIC.IPCD.MFLOPS2.float型数据通常用IEEE754单精度浮点数格式表示。若编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是（A）A.C1040000HB.C2420000HC.C1840000HD.C1C20000H3.下列各类存储器中，不采用随机存取方式的是（B）A.EPROMB.CDROMC.DRAMD.S
13、RAM4.某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M*8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是（D）A.22位B.23位C.25位D.26位5.偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列寻址方式中，不属于偏移寻址方式的是（A）A.间接寻址B.基址寻址C.相对寻址D.变址寻址6.在系统总线的数据线上，不可能传输的是（C）A.指令B.操作数C.握手信号D.中断类型号7.下列给出的指令系统特点中，有利于实现指令流水线的是(D).指令格式规整且长度一致.指令和数据按边界对齐存放.只有Load/Store指令才能对操作数进行
14、存储访问A.仅、 B.仅、 C.仅、 D. 、 、 8.假定不采用Cahce和指令预取技术，且机器处于“开中断”状态，则在下列有关指令执行的叙述中，错误的是A.每个指令周期一定大于 或等于一个CPU时钟周期(C) A.每个指令周期中CPU都至少访问内存一次 B.每个指令周期一定大于或等于一个CPU时钟周期 C.空操作指令的指令周期中任何寄存器的内容都不会被改变 D.当前程序在每条指令执行结束时都可能被外部中断打断9.在系统总线上，不可能传输的是(C) A.指令B.操作数 C.握手（应答）信号 D.中断类型号10.某计算机有五级中断L4 L0，中断屏蔽字为M4M3M2M1M0，Mi=1（0 i 4）表示对级中断进行屏蔽。若中断响应优先级从高到低的顺序是L4L0L2L1L3，则L1的中断处理程序中设置的中断屏蔽字是(D)A.11110 B.01101 C.00011 D.0101011.某计算机处理器的主频为50MHz，采用定时查询方式控制设备A的I/O，查询程序运行一次所用的时钟周期数至少为500。在设备A工作期间，为保证数据不丢失，每秒需对其查询至少200次，则CPU用于设备A的I/O的时
