时序逻辑电路-数字部分

《时序逻辑电路-数字部分》由会员分享，可在线阅读，更多相关《时序逻辑电路-数字部分（59页珍藏版）》请在金锄头文库上搜索。

1、第五章 时序逻辑电路,概述 5.1时序电路的基本分析和设计方法 5.2计数器 (Counter) 5.3寄存器和读/写存储器 小结,概 述,一、时序电路的特点,1. 定义,任何时刻电路的 输出，不仅和该时刻 的输入信号有关，而 且还取决于电路原来 的状态。,2. 电路特点,(1) 与时间因素 (CP) 有关；,(2) 含有记忆性的元件(触发器)。,输 入,输 出,二、时序电路逻辑功能表示方法,1. 逻辑表达式,(1) 输出方程,(3) 状态方程,(2) 驱动方程,2. 状态表、卡诺图、状态图和时序图,三、时序逻辑电路分类,1. 按逻辑功能划分：,计数器、寄存器、读/写存储器、 顺序脉冲发生器等

2、。,2. 按时钟控制方式划分：,同步时序电路,触发器共用一个时钟 CP，要更新状态的触发器同时翻转。,异步时序电路,电路中所有触发器没有共用一个 CP。,3. 按输出信号的特性划分：,Moore型,Mealy型,5.1 时序电路的基本分析和设计方法,5.1.1 时序电路的基本分析方法,1. 分析步骤,时序电路,时钟方程,驱动方程,状态表,状态图,时序图,CP 触 发 沿,特性方程,输出方程,状态方程,计算,2. 分析举例,写方程式,时钟方程,输出方程,(同步),驱动方程,状态方程,特性方程,(Moore 型),例 5.1.1,解,计算，列状态转换表,0 0 0,1,0 0 1,1,0 1 1,

3、1,1 1 1,1,1 1 0,1,0,1 0 0,0 1 0,1,1 0 1,1,0 1 0,1,画状态转换图,000,001,/1,011,/1,111,/1,110,/1,100,/1,/0,有效状态和有效循环,010,101,/1,/1,无效状态和无效循环,能否自启动?,能自启动：,存在无效状态，但没有 形成循环。,不能自启动：,无效状态形成循环。,方法2 利用卡诺图求状态图,Q2n+1 Q1n+1 Q0n+1,001,011,111,101,000,010,110,100,000,001,011,111,110,100,010,101,画时序图,CP下降沿触发,Q2,Q1,Q0,0

4、0 0,0 0 1,0 1 1,1 1 1,1 1 0,1 0 0,0 0 0,Y,Mealy型,例 5.1.2,时钟方程,输出方程,驱动方程,状态方程,解,写方程式,S = 0,Q2n+1 Q1n+1 Q0n+1,001,010,100,011,101,110,000,111,S = 1,001,010,100,011,101,000,000,111,状态 转换表,状态图,000,001,/00,010,/00,011,/00,100,/00,101,/00,110,0/00,111,0/00,0/01,1/10,110,111,1/00,能自启动,S/Y1Y2,1/11,画时序图,当 S

5、= 0 时，每 8 个 CP 一个循环；,当 S =1 时，每 6 个 CP 一个循环。,例 5.1.3,异步时序电路,解,时钟方程,驱动方程,状态 方程,(CP 有效),(CP 有效),写方程式,求状态转换表,CP,CP,1,0,CP,1,CP,0,CP,0,CP,CP,0,0,0,CP,Q0,0,Q0,1,Q0,1,Q0,0,Q0,0,Q0,1,Q0,1,Q0,0,CP,CP,0,0,CP,0,CP,1,CP,0,CP,CP,0,0,1,CP,能自启动,画时序图,不画无 效状态,Q0,Q1,Q2,5.1.2 时序电路的基本设计方法,1. 设计的一般步骤,时序逻辑 问题,逻辑 抽象,状态转换

6、 图（表）,状态 化简,最简状态 转换图（表）,电路方程式 （状态方程）,求出 驱动方程,选定触发 器的类型,逻辑 电路图,检查能否 自启动,1/1,例 1,设计 一个串行数据检测电路，要求输入 3 或 3 个以上数据1时输出为 1，否则为 0。,解,逻辑抽象，建立原始状态图,S0 原始状态(0),S1 输入1个1,S2 连续输入 2 个 1,S3 连续输入 3 或 3 个以上 1,S0,S1,S2,S3,X 输入数据,Y 输出入数据,0/0,1/0,0/0,1/0,0/0,0/0,1/1,状态化简,0/0,0/0,2. 设计举例,状态分配、状态编码、状态图,M = 3，取 n = 2,S0

7、= 00,S1 = 01,S2 = 11,选触发器、写方程式,选 JK ( ) 触发器,同步方式,输出方程,Y,0,0,0,0,0,1,Q1,1,Q0,1,状态方程,驱 动 方 程,约束项,逻 辑 图,Y,(Mealy 型),无效状态 10,10,00,0/0,11,1/1,能自启动,例2 设计一个自动售饮料机的逻辑电路。它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角钱硬币后机器自动给出一杯饮料；投入两元（两枚一元）硬币后，在给出饮料的同时找回一枚五角的硬币。,解：,1、逻辑抽象，得出电路的状态转换图或状态转换表,输入变量：,取投币信号，用A和B表示,输出变量：,给出饮料和找钱，用Y

8、和Z表示,投入一枚一元硬币时A=1；未投入时A=0,投入一枚五角硬币时B=1；未投入时B=0,给出饮料时Y=1，不给时Y=0,找回一枚五角硬币时Z=1，不找时Z=0,状态转换表,AB,YZ,Sn+1,S0,S0,S1,S2,00,01,10,S0/00,S1/00,S2/00,S1/00,S2/00,S0/10,S2/00,S0/10,S0/11,/ ,/ ,/ ,11,未投币前电路的初始状态,投入五角硬币后电路的状态,投入一元硬币后电路的状态,状态转换表,AB,YZ,Sn+1,S0,S0,S1,S2,00,01,10,S0/00,S1/00,S2/00,S1/00,S2/00,S0/10,S

9、2/00,S0/10,S0/11,/ ,/ ,/ ,11,电路的状态M=3,根据,取触发器的位数n=2,令触发器状态Q1Q0的00、01、10分别代表S0、S1、S2,可得到表示,电路次态/输出,的卡诺图,AB,00/00,01/00, / ,10/00,00,01,11,10,( ),00,01,11,10,10/00,00/10, / ,00/11, / ,01/00,10/00, / ,00/10, / , / , / ,2、状态分配,3、选定触发器的类型，求出电路的状态方程、驱动方程和输出方程。,选择JK触发器组成这个逻辑电路。将之前所得的卡诺图分解为分别表示 、 、Y、Z的4个卡诺图

10、。,状态方程,输出方程,0,1,0,1,0,0,00 01 11 10,0,0,1,00 01 11 10,0,0,1,0,1,0,00 01 11 10,0,0,0,00 01 11 10,JK 触发器的特性方程：,状态方程,故得到驱动方程：,4、根据得到的方程式画出逻辑图。,CP,B,A,Y,Z,5、检查设计的电路能否自启动,无效状态 11,状态方程,AB=00时，,1,1,AB=01时，,不能自启动；,返回到S0状态，,输出方程,但收费结果错误；,AB=10时，,返回到S2状态，,但收费结果错误。,按如下状态图设计时序电路。,解,已给出最简状态图，若用同步方式：,输出方程,Y,0,0,0

11、,0,0,1,为方便，略去右上角 标n。,状态方程,1,0,1,0,1,0,0,1,0,0,0,1,1,例 3,选用 JK 触发器,驱动方程,约束项,逻辑图,Y,1,检查能否自启动：,110111000,能自启动,/0,/1,(Moore型),例4 设计一个带进位输出的七进制加法计数器。,解：,1、逻辑抽象，得出电路的状态转换图或状态转换表。,/1,/0,/0,/0,/0,/0,/0,电路的状态M=7，,取触发器的个数n=3,2、状态分配,/C,3、选定触发器的类型，求出电路的状态方程、驱动方程和输出方程。,根据,选择JK触发器组成这个逻辑电路，且所需触发器的个数为3。,由状态转换图可得到 表

12、示电路次态/输出,的卡诺图如下所示。,( ),0,1,00,01,11,10,100/0,/,001/0,101/0,010/0,110/0,011/0,000/1,计数器的输出进位信号由电路的110状态译出,0,1,00,01,11,10,0,1,0,0,0,1,1,状态方程,输出方程,JK 触发器的特性方程：,状态方程,驱动方程,4、根据得到的方程式画出逻辑图,CP,1,C,5、检查设计的电路能否自启动,无效状态 111,状态方程,输出方程,0,/0,能自启动,CP,C,6、实际应用,1,0,2,3,4,5,6,7,1,8,0,5.2 计数器 (Counter),一、计数器的功能及应用,1

13、. 功能：,对时钟脉冲 CP 计数。,2. 应用：,分频、定时、产生节拍脉冲和脉冲 序列、进行数字运算等。,二、计数器的特点,1. 输入信号：,计数脉冲 CP,Moore 型,2. 主要组成单元：,时钟触发器,三、 计数器的分类,按数制分：,二进制计数器 十进制计数器 N 进制(任意进制)计数器,按计数 方式分：,加法计数器 减法计数器 可逆计数 (Up-Down Counter),按时钟 控制分：,同步计数器 (Synchronous ) 异步计数器 (Asynchronous ),按开关 元件分：,TTL 计数器 CMOS 计数器,74161的状态表,CTP = CTT = 1,二进制同步

14、加法计数,CTPCTT = 0,保持,若 CTT = 0,CO = 0,若 CTT = 1,74163,四、 集成二进制同步计数器,1. 集成 4 位二进制同步加法计数器,引脚排列图,逻辑功能示意图,0 0 1 1,Q3 Q0 = 0000,同步并行置数,异步清零,Q3 Q0 = D3 D0,1) 74LS161 和 74LS163,2) CC4520,使能端 也可作 计数脉 冲输入,计数脉 冲输入 也可作 使能端,异 步 清 零,2. 集成 4 位二进制同步可逆计数器,1) 74191（单时钟）,加计数时CO/BO = Q3nQ2nQ1nQ0n,并行异 步置数,CT = 1,CO/BO = 1时，,2) 74193(双时钟),五、 集成二进制异步计数器,74197、74LS197,计数/置数,异步清零,异步置数,加法计数,二 八 十六进制计数,二-八-十六进制计数器的实现,M = 2,计数输出：,M = 8,计数输出：,M = 16,计数输出：,其它：74177、74LS177、74293、74LS293 等。,六 、集成十进制同步计数器,74160、74162,(引脚