《西华大学微机原理考试题库.2》由会员分享，可在线阅读，更多相关《西华大学微机原理考试题库.2（10页珍藏版）》请在金锄头文库上搜索。
1、可编辑版1,典型中断处理程序结构应包括CPU中断响应，保护现场，开中断， 执行中断服务程序，关中断，恢复现场，开中断，返回等部分。2，按照总线的规模，用途及其应用场合，总线分为数据总线，地址总线，控制总线3，串行接口RS-232C关于机械特性的要求，规定使用一个9根插针的标准连接器 4，CPU与I/O接口间传送的信息一般包括数据信息，状态信息，控制信息3种类型。3类信息的传送方向分别应是（从哪到哪）CPUI/O,CPUI/O,CPUI/O5，输入/输出端口有2种编址方法，即I/O端口与存储器单元统一编址和I/O端口单独编址，前一种编址的主要优点是1，CPU对外设的操作可使用全部的存储器操作指令
2、2，由于I/O端口的地址空间是内存空间的一部分，这样I/O端口的地址空间可大可小从而使外设的数目几乎不受限制，而只受总存储量的限制，从而大大的增加了系统的吞吐率3，不需要专门的输入/输出指令，降低了对操作码的解码难度6，8088系统中外围设备请求总线控制权是通过HOLD进行的7，8086通过中断控制器最多可望管理外部中断的个数为2568，CPU的ALU的主要完成算数，逻辑运算及位移操作9，若设某容量为2K字节的RAM起始地址为1000H，则其终止地址为17FFH10，8088/8086系统中外围设备可屏蔽中断请求是通过INTR进行的可编程定时/计数器8253的工作方式共有6种，其中3个定时/计
3、数器通道，3个地址寄存器11 CPU马上响应中断的必要条件之一是一条指令执行完毕后12 CPU与I/O接口间信息传送的方式有无条件传送，查询传送，中断传送，DMA传送，DMA传送方式为快速传递方式13，8086/8088的中断响应用了2个总线周期，从INTA引脚输出2个负脉冲，第1个总线周期完成AD15-AD0浮空，通知中断源，准备中断类型码，复位中断请求信号，第2个总线周期完成被响应的外设（或接口芯片）向数据总线AD7-AD0输送一个字节的中断类型码14，在Intel 8253A中通过对其中一个控制端口的编程设定和控制工作方式，其端口地址是当A1A0=11时的地址，而内存单元的有效偏移地址可
4、由直接寻址方式，寄存器间接寻址方式，寄存器相对寻址方式，变址寻址方式，基址寻址方式，相对基址变址寻址方式15，8088CPU有20根外部地址线，8根外部数据线，其存储器分段管理，每段最大64KB，段基地址在段寄存器组中16，8088CPU工作在最大模式，必须将CPU的引脚MN/MX接地（MN/MX=0）17，8088CPU工作在最大模式时，MN/MX=1，用8288对S2,S1,S0信号译码产生相应的总线控制信号18，8086对外部请求相应优先级最高的请求是HOLD19，个人计算机I/O寻址空间大小一般为64K20，一个程序可包含四个段，代码段包含可执行的指令，堆栈段包含一个后进先出的数据警戒
5、区，用于保护子程序调用时的段现场地址,和现场IP信息在宏汇编语言源程序中指令MOV AX,2345经汇编后变成MOV AX,0929H(用指令表示）在DEBUG调试程序中执行该指令后（AX)=2345H宏汇编默认十进制，DEBUG默认十六进制21，8088CPU在执行指令INT 13H时，断点地址压栈后，将转而执行中断服务子程序，入口地址存入在内存的0004CH单元到0004FH单元，其中低地址的字送至寄存器IP中，高地址字送至寄存器CS中22，若寄存器DL内容为2AH，PORT_VAL为端口13H的符号名，宏汇编语言系统对指令ANDDL,PORT_VALANDOFEH汇编后产生的语句为AND
6、 DL,12H,DL内容为2AH，执行指令后DL=02H23，在串行通信方式中，有两种最基本的通信方式是异步通信（ASYNC）方式，同步通信方式24.8086/8088中，一个最基本的总线周期由4个时钟周期（T状态）组成，在T1状态，CPU往总线发出地址信息25，8086/8088复位后从FFFF0H地址处开始执行程序26，在堆栈内，有效地址为2500H到2505H单元内依次存放10H,20H,30H,40H,50H,60H六个数，已知SP=2502H，执行POPBX后，有SP=2504H,BX=4030H27，能完成将AL寄存器清零的有SUB AL,ALXOR AL,ALMOV AL,028
7、，8086的内存空间和I/O空间是单独编址的，分别是1MB和64KB29，8086内部由执行单元（EU）和总线接口单元（BIU）两部分组成，其作用分别是从BIU中获得指令并执行和从内存储器的指定区域中取出指令送到指令队列中去排队30，8086的基址加变址寻址方式中，基址寄存器可以是BX,BP，变址寄存器可以是SI和DI31，标号和变量均是汇源程序中的符号地址，其中标号指向的内存单元中存放的是指令，而变量指向的内存单元中存放的是数据。若VAR为一变量，LAB为一标号，则：JMPLAB和JMPVAR两条指令中，只有JMPLAB是合法的32，8086/8088输出指令OUTDX,AX的执行结果是将A
8、X内容送至（DX)指定I/O接口地址33，8086/8088提供的能接受外部中断请示信号引脚是NMI和INTR，两种请示信号的主要不同处在于INTR为可屏蔽中断请求，NMI为非屏蔽中断请求34，8086有两种工作模式，即最小模式和最大模式，它由MN/MX决定，最小模式的特点是CPU提供全部的控制信号，最大模式的特点是需总线控制器828835，8086/8088系统要锁存20位地址和BHE信号，需要3个8282作地址锁存器。除了8282之外，8086/8088系统中也常用74LS373作为地址锁存器36，当M/IO=0,RD=0,WR=1时，CPU完成的操作为I/O读37，在一般微处理器中，算术
9、逻辑单元包含在中央处理器（CPU）内38，8086CPU认可中断后，CPU自动执行1，存下程序计数器2，存下状态寄存器3，暂不接受较低优先级别的中断简答1、8088的寻址方式有哪些？他们各有何特点？分别举例说明答：1立即寻址方式 ：其所提供的操作数直接包含在指令中，与操作码一起放在代码段存储器的区域中，这个操作数称为立即数eg.MOV AL,57H。2，寄存器寻址方式：要寻找的操作数存放在CPU内部某个寄存器中，指令中直接使用寄存器名 eg.MOV AX,BX。3，直接寻址方式：其源操作数为16位偏移地址（有直接地址和标号地址两种形式）eg.MOV AX,2000H。4，寄存器间接寻址方式：操
10、作数存放在存储器中，操作数的16位段内偏移地址放在SI,DI和BP,BX中的一个寄存器eg.MOV AL,SI。5，寄存器相对寻址方式：存放实际操作数的存储器地址值为指令中的变址寄存器SI,DI和BP,BX中的一个寄存器的内容与指令中给定的相对位置之和eg.MOV AX,SI+1000H。6，基址变址寻址方式：BX和BP作为基址寄存器，SI和DI作为变址寄存器，将这两种寄存器联合起来进行的寻址eg.MOV AX,BX+DI。7，相对基址变址寻址方式 eg.MOV AX,DISPBX+DI。8，隐含寻址方式二，简述中断响应，服务，以及返回过程，并以INT 25H为例，说明中断向量表的作用答：1，
11、描述中断响应及处理过程6步：关中断保留断点保护现场给出中断入口，转入相应的中断服务程序恢复现场开中断与返回（流程图表示更好）2，中断向量表的作用：8086/8088在内存的00000H-003FFH的1K空间建立了中断向量表，可以容纳256个中断向量（或256个中断类型）每个中断向量占用4个字节，在这4个字节中，包含着这个中断向量（或这种中断类型）的服务程序的入口地址，其中前两个字节为服务程序的IP，后两个字节为服务程序的CS，例如：INT 25H，在内存的00094H-00095H保存该中断服务程序入口地址IP，00096H-00097H保存该中断服务程序入口地址CS。（图示表达此意思即可）
12、1，8088的中断系统是如何构成的？2，为什么使用中断技术？3，中断处理过程以及CPU进入中断服务程序的过程，4，中断向量表的作用答：中断系统是由系统响应及中断处理过程组成。当CPU与外设工作不同步时，很难确保CPU在对外设进行读写操作时，外设一定是准备好的。为确保数据的正确传输，CPU而已主动的查询外设以确定其工作状态，但这样会使CPU效率降低，为解决上述问题，引入中断技术。上题1，顺序：中断源识别-中断优先级判断-中断嵌套管理-CPU中断响应-中断服务-中断返回4 ，上题2，三，INTR,NMI有何异同NMI：引入的是不可屏蔽中断请求，采用边沿触发，高电平有效，中断一旦产生立即锁存，到CP
13、U执行完当前指令后立即响应。该中断的服务子程序的入口地址从偏移地址为“2*4”的中断服务入口地址表中的到，并直接专区执行服务，CPU不进入INTA周期。主要处理系统的意外和故障，如电源掉电，存储器读写错或受到严重的干扰。INTR：引入的是可屏蔽中断请求，电平触发，高电平有效。此中断发生后，CPU在当前指令执行后，首先检测标志寄存器的IF标志位时候置“1”，若“IF=1”CPU才能响应这一类中断，并通过INTA管脚向产生中断请求的中断源发送两个中断响应负脉冲，若“IF=0”则屏蔽所有此类中断。此类中断要求提出中断的设备提供其长度为8位的中断类型号，在受到第二个INTA负脉冲时送到数据总线即可。该
14、中断的服务子程序的入口地址也通过从偏移地址为“中断类型号*4”的中断服务入口地址表中得到，然后再转去服务。四，为什么要插入Tw以及如何处理这种情况？为了解决快速CPU与任何速度的存储器或I/O设备之间传递速度的时序配合，【当CPU对存储区活I/O设备进行操作时，若到数据未准备好时，可用一个产生Ready信号的电路，使在T3和T4之间产生1个或几个Tw来解决时序配合问题，在T3周期开始采样Ready信号，若其为低，则表示被访问的存储器或I/O设备未准备好，则在T3结束之后不进入T4，而插入一个Tw状态，以后再每个Tw周期前沿采样Ready线，直至Ready便有有效（高电平）时Tw周期才结束，进入
15、T4周期，完成数据传送五，ROM概念：（1）掩膜型ROM（MROM):用掩膜工艺制造，用定做的掩膜对存储器进行编程，一旦制造完毕，内容固定不能修改（2）可编程ROM(PROM）由厂家生产出“空白”存储器，用户根据需要，采用特殊方法写入程序和数据，对存储器进行编程，但只能写入一次，写入信息固定，不能更改（3）可擦除的PROM(EPROM)这种存储器可由用户按规定的方法多次编程，可用紫外线灯制作的擦抹器照射15min后芯片中的信息被擦除，成为块干净的EPROM，可再次写入信息（4）电擦除的EPROM(EEPROM)能用特定的电信号以字节为单位进行擦除和改写（5）FLASH MEMORY六，SRAM
16、,DRAM的工作原理，掌握为什么DRAM需定时刷新DRAM：写入操作时选择信号“1”，讲数据线上的信息经过导通的Q1存入分布电容Cg中，若数据线上写入的信息为1，则Cg被充电为高电平，若数据线上的信息为0，则Cg被放电为低电平。读出时，根据行地址译码，使某一行选择线为高电平本行上所有的基本存储电路中的管子Q导通，连在每一列上的刷新放大器读取对应存储电容Cg上的电压值【因为依靠寄生电容存储电荷来存储消息，由于电容C上电流的泄露现象，使电容C上的电荷只能保持一段时间，信息在一定时间内会自然丢失，故必须定时刷新，刷新时间通常为2ms其作用是使原来处于“1”状态的电容得到电荷补充，而原来处于“0”状态的电容维持“0”状态SRAM：RAM采用由6个晶体管组成的触发器
