《硫族化合物随机存储器驱动电路设计》由会员分享，可在线阅读，更多相关《硫族化合物随机存储器驱动电路设计（67页珍藏版）》请在金锄头文库上搜索。
1、华中科技大学 硕士学位论文 硫族化合物随机存储器驱动电路设计 姓名：徐杰猛 申请学位级别：硕士 专业：微电子学与固体电子学 指导教师：胡作启 20070602 华华 中中 科科 技技 大大 学学 硕硕 士士 学学 位位 论论 文文 I 摘 要 硫族化合物随机存储器 CRAM 由于具有高读写速度、多擦写次数、非易失性、 高密度、小尺寸、低功耗和低成本等优点，被认为是最有可能取代目前市场主流产 品闪存等存储器的一种新型存储器，并将在计算机、移动通讯等领域被广泛应用。 本课题的目的是设计一种能实现 CRAM 的读、擦、写三种操作的电流脉冲驱动 电路，用它控制 4Mb 的 CRAM 的存储元 GST
2、从晶态到非晶态的相互转化，并能够 实现驱动电路对存储阵列的寻址，以及模拟 CRAM 的读擦写操作。本论文首先从 CRAM 的基本工作原理入手，根据 CRAM 的功能和性能要求，建立 CRAM 系统的 驱动电路的工作模块，包括脉宽调制单元 PWM、读擦写电流源模块、相态识别器、 二级译码器等，然后通过具体的电路设计实现各工作模块，并从理论和仿真上分析 各电路模块的性能，最后对整个 CRAM 系统驱动电路进行整体仿真和分析，验证系 统的电路性能。 通过 Multisim 软件仿真结果显示， 读擦写脉冲幅度分别为 1.0V、 1.45V 和2.45V， 对应的脉宽分别为40ns、 50ns和30ns
3、， 擦写电流大小分别为150A和75A， 在高阻态时，CRAM 读出电流为 5A。系统采用 0.18m 的 CMOS 工艺，工作电压 为 3V，驱动存储容量为 4Mb，8 个 IO 输入输出口，信息存取速率最高为 80Mb/s。 对系统外部给予端口的时序信号能够有完整的读擦写及寻址操作，并可产生良好的 IO 信号输出。从而，证明整个 CRAM 的外围驱动电路的可行性。 关键词关键词: CRAM 非易失性存储器 驱动电路 GST 华华 中中 科科 技技 大大 学学 硕硕 士士 学学 位位 论论 文文 II Abstract With the advantage of high read and
4、write speed, more erase and write times, nonvolatile store, high density, small power and low cost, CRAM (Chalcogenide Random Access Memory) was deemed to be a new memory to replace the mainstream memory in market such as Flash memory, and used in computer and mobile communication widely. The purpos
5、e of this study is to design a current pulse driving circuit to achieve the read, erase and write operation of CRAM. The circuit can control mutual transformation of the storage element GST from crystalline to amorphous, address storage array, and simulate the read, erase and write operation. First,
6、 this paper starts at the basic work principle of CRAM. According to the functional and performance requirements, it is presented to establish the system module of CRAM driving circuit, including Pulse-Width Modulation, read, erase and write current source, phase discriminator, etc. Then it realized
7、 the work module through specific circuit design, analyzed the performance of the circuit module in the theory and simulation. Finally, the entire CRAM driving circuit is presented for the overall system simulation and analysis to come to the circuit performance. The simulation results by the softwa
8、re Multisim shows that the read erase and write pulse amplitude is respectively 1.0V, 1.45V and 2.45V. The pulse width is respectively 40ns, 50ns and 30ns. Erase and write current is 150uA and 75uA, and read current is 5uA in the high resistance state. The system uses the 0.18um CMOS process and pow
9、er supply voltage of 3V. It can drive storage capacity of 4Mb, with 8 input and output ports, and the highest rate of information access for 80Mb/s. when we supply timing signals to the system port, it can complete read, erase, write and address operation, produce excellent IO signal at the output p
10、orts. Thus, it can prove the external drive circuit of CRAM is feasible. Keywords: CRAM nonvolatile memory driving circuit GST 独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得 的研究成果。尽我所知，除文中已经标明引用的内容外，本论文不包含任何其他 个人或集体已经发表或撰写过的研究成果。对本文的研究做出贡献的个人和集 体， 均已在文中以明确方式标明。 本人完全意识到本声明的法律结果由本人承担。 学位论文作者签名： 日期： 年 月 日 学位论文
11、版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，即：学校有权 保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。 本人授权华中科技大学可以将本学位论文的全部或部分内容编入有关数据库进行检 索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。 保密， 在 年解密后适用本授权书。 不保密。 （请在以上方框内打“” ） 学位论文作者签名： 指导教师签名： 日期： 年 月 日 日期： 年 月 日 本论文属于 华华 中中 科科 技技 大大 学学 硕硕 士士 学学 位位 论论 文文 1 1 绪绪 论论 1.1 课题研究背景及意义 1.1 课题研究背景
12、及意义 硫族化合物随机存储器（Chalcogenide Random Access Memory，CRAM）又名相 变随机存储器（Phase-change Random Access Memory，PRAM） ，其存储介质通常为 Ge2Sb2Te5（简称GST）。它利用电流或电压脉冲加热，使Ge2Sb2Te5在晶态和非晶态 之间发生快速可逆相变，达到信息存储的目的。 存储器主要以速度、功耗、价格、循环寿命和非挥发性等指标衡量其水平。现 在已有多种半导体存储技术，包括常规的易失性存储技术，如静态随机存储器 (SRAM)和动态随机存储器 (DRAM)， 和非易失性存储技术， 如EEPROM， 闪存
13、(Flash Memory，FM)等。虽然这些技术已经可以满足一系列的应用，但目前还没有一种理 想的，基于硅材料的半导体工艺，可以用来大量生产出具有DRAM的高容量低成本、 SRAM的高速度、闪存的数据非易失性、同时可靠性高、操作电压低、功耗又小的 存储器。 而这些特性， 恰恰是3C融合(Computer、 Communication、 ConsumerElectronic) 和移动应用类产品所需要的。现在，很多厂商和机构已经开始探索新一代存储器， 并对其提出了新的要求：像现在的DRAM一样便宜；功耗要小；读写速度要快，至 少要达到现在 DRAM的水平；掉电后数据不能丢失12。 目前，新一代的
14、存储器发展方向主要有MRAM（磁阻随机存储器） 、FeRAM（铁 电随机随机存储器）和CRAM或OUM等。MRAM采用和硬盘类似的材料（铁“钴”镍 基质薄膜） , 通过控制铁磁体中的电子旋转方向从而改变读取电流大小以达到信息存 储的目的，MRAM器件也是数据非易失性的，但两态电流差别过小；FeRAM技术的 核心是集成到芯片中的微小铁电体，但其读出过程对数据具有破坏性；CRAM存储 器也可以做在硅晶片衬底上，其关键材料是可以记录材料相变的硫化物薄膜，属于 数据非易失性存储器39。各种存储器的主要性能比较如表1-1所示4。 现在，市场上的主流产品是DRAM和闪存。DRAM具有高容量低成本的特性，
15、华华 中中 科科 技技 大大 学学 硕硕 士士 学学 位位 论论 文文 2 但DRAM是易失性存储器，在供电电源关闭后数据不能保存，另外DRAM的特征尺 寸正在接近极限，因此目前一些大公司如，Intel和Samsung，正逐步缩小DRAM在其 半导体存储器产品中所占的份额1,5。闪存是一种非易失性的存储技术，闪存具有成 本低、密度大的特点。但是，也有一些致命的缺点：(1) 擦写耗时大，一般来说，一 个块的擦除时间为 1100ms，写入时间为1s；(2) 功耗大，其功耗是FeRAM的 103104倍； (3) 循环寿命短，仅为106次；(4) 尺寸缩小成问题，闪存由浮栅结构组 成，随着器件的等比
16、例缩小，隧道介质层厚度需要不断减小2。Intel宣布将在今年年 底正式投产50nm工艺的NAND闪存10，而闪存有45纳米的节点47，很快会到极限， 因此，CRAM的兴起将很可能取代DRAM和闪存，成为新的市场主流。 表1-1 各种存储器的性能比较 性能 SRAM DRAM FM MRAM FeRAM CRAM 尺寸 5080F2 612F2 711F2 20F2 20F2 58F2 非易失性 否 否 是 是 是 是 写/读次数 无穷/无穷 无穷/无穷106/无穷 1012/无穷 1012/1012 1012/无穷 读过程 破坏性 破坏性 非破坏性 非破坏性 破坏性 非破坏性 功耗 中等 中等 高 中等 中等 低 写/擦/读时间/ns 8/8/8 50/50/50 105/106108/6030/30/30 80/80/80 10/50/20 与CMOS的兼容性 好 差 可以 可以 好 多级存储 否 否 是 否 否 是 成本 高 低 中等 高 低 CRA
