《同步时序逻辑》由会员分享，可在线阅读，更多相关《同步时序逻辑（45页珍藏版）》请在金锄头文库上搜索。
1、数字电子技术 第十六讲,第 7 章 时序逻辑电路,同步计数器,小结,同步与异步计数器的根本区别是时钟控制方式不同，导致电路构成也不同。,同步计数器与异步计数器有何不同？,1. 同步与异步二进制加法计数器比较,(一) 同步二进制计数器,三、同步计数器,同步计数器为什么要那样构成呢？ 通过分析同步二进制加法计数规律就可明白。,因此，应将触发器接成 T 触发器；并接成 T0 = 1， T1 = Q0n ， T2 = Q1n Q0n ， T3 = Q2n Q1n Q0n 。即：最低位触发器 T 输入为 1，其他触发器 T 输入为其低位输出的“与”信号。这样，各触发器当其低位输出信号均为 1 时，来一个
2、时钟就翻转一次，否则状态不变。,根据态序表分析同步二进制加法计数规律,Q0来一个时钟就翻转一次。,同步二进制加法计数器,2. 同步二进制加法计数器电路与工作原理,同步二进制减法计数器,3. 同步二进制减法计数器,CT74LS161和CT74LS163,4. 集成同步二进制计数器 CT74LS161 和 CT74LS163,实 物 图 片,CT74LS161的功能表,CT74LS161 与 CT74LS163 的差别是：“161”为异步置 0，“163”为同步置 0 。其他功能及管脚完全相同。,为什么？请看举例说明。,用同步和异步置 0 功能构成 N进制计数器的方法一样吗？,(二) 利用同步置
3、0 功能构成 N 进制计数器,同步和异步置 0 功能构成 N 进制计数器的方法比较,例 试利用 CT74LS161 和 CT74LS163 的置 0 功能 构成六进制计数器。,“161”为异步置 0，即只要置 0 端出现有效电平，计数器立刻置零。因此，应在输入第 6 个 CP 脉冲 后，用 S6 = 0110 作为控制信号去控制电路，产生置零信号加到异步置 0 端，使计数器立即置 0。,“163”为同步置 0，即置 0 端出现有效电平时，计数器不能立刻置 0，只是为置 0作好了准备，需要再输入一个 CP 脉冲 ，才能置 0。因此，应在输入第(6 -1)个 CP 脉冲 后，用 S6-1 = 01
4、01 作为控制信号去控制电路，产生置 0 信号加到异步置零端。当输入第 6 个 CP 脉冲时，计数器置 0。, 画连线图,计数输入, 写出 S6 的二进制代码,S6 = 0110, 写出反馈置 0 函数,1,(2) 用同步置 0 的 CT74LS163 构成六进制计数器,利用置数功能和置 0 功能构成 N 进制计数器的原理有何异同？,利用“161”和 “163”的同步置数功能也可以构成 N 进制计数器。,(三) 利用置数功能构成 N 进制计数器,置 0 有同步和异步之分， 置数也有同步和异步之分。 同步置数与异步置数的区别， 和同步置 0 与异步置 0 的区别相似。,同步置数与异步置数的区别,
5、异步置数与时钟脉冲无关，只要异步置数端出现有效电平，置数输入端的数据立刻被置入计数器。 因此，利用异步置数功能构成 N 进制计数器时，应在输入第 N 个 CP 脉冲时，通过控制电路产生置数信号，使计数器立即置数。,同步置数与时钟脉冲有关，当同步置数端出现有效电平时，并不能立刻置数，只是为置数创造了条件，需再输入一个 CP 脉冲 才能进行置数。 因此，利用同步置数功能构成 N 进制计数器时，应在输入第(N 1)个 CP 脉冲时，通过控制电路产生置数信号，这样，在输入第 N 个 CP 脉冲 时，计数器才被置数。,步骤,(1)确定 N 进制计数器需用的 N 个计数状态，并确定预置数。,利用置数功能构
6、成 N 进制计数器的步骤,(2)写出加反馈置数时所对应的计数器状态：异步置数时， 写出 SN 对应的二进制代码；同步置数时，写出 SN-1 对 应的二进制代码。,(3)写出反馈置数函数：根据 SN (或 SN-1)和置数端的有效 电平写出置数信号的逻辑表达式。,(4)画连线图。,举例,(1)确定该十进制计数器所用的计数状态，并确定预置数。,解：,例 试利用 CT74LS161 的同步置数功能构成十进制计数器。,CT74LS161 为 4 位二进制计数器，有 16 个计数状态。,通常选用从“0000”开始计数的方式。,利用其中任意十个连续的状态均可实现十进制计数。,“161”是同步置数，应根据
7、SN-1 求置数信号。,(2)写出 SN-1 的二进制代码,选择计数状态为 0000 1001，因此取置数输入信号为 D3D2D1D0 = 0000。,(3)写出反馈置数函数,(4)画连线图,SN-1 = S10-1 = S9 = 1001,例 试利用 CT74LS161 的同步置数功能构成十进制计数器。,(1)确定该十进制计数器所用的计数状态，并确定预置数。,解：,“163”具有同步置 0 和同步置 数功能，利用其中任一个都可实现十三进制计数。下面分别用这两种方法设计电路，请留意比较。,例 试用 CT74LS163 构成十三进制计数器。,同步置数法和同步置 0 法构成的十三进制计数器电路比较
8、,反馈法构成 N 进制计数器总结,利用集成计数器的置 0 或置数功能通过反馈控制可构成 N 进制计数器。,反馈法构成 N 进制计数器总结,反馈置 0 法和反馈置数法的主要不同是：反馈置 0 法将反馈控制信号加至置 0 端；而反馈置数法则将反馈控制信号加至置数端，且必须给置数输入端加上计数起始状态值。,设计时，应弄清置 0 或置数功能是同步还是异步的，同步则反馈控制信号取自 SN-1；异步则反馈控制信号取自 SN 。,和同步与异步二进制计数器的异同 一样，同步与异步十进制计数器的功能 和工作波形相同，但时钟控制方式及电 路构成不同。,( 四 ) 同步十进制计数器,(四) 同步十进制计数器,1.
9、CT74LS160 和 CT74LS162,1. 集成同步十进制计数器 CT74LS160 和 CT74LS162,正如“161”与“163”一样，“160”与“162”的差别是：“160”为异步置 0，“162”为同步置 0 ；“160”与“162”的管脚以及其他功能完全相同。,进位输出 CO 在输入第 9 个脉冲时为高电平，在输入第 10 个脉冲时输出下降沿。,CT74LS160(162)与 CT74LS161(163)有何不同？,十进制计数器 CT74LS160(162)与二进制计数器 74LS161(163) 比较, 逻辑符号形式一样。, 输入端用法一样。, “160(162)”输出
10、1 位 8421BCD 码； “161(163)”输出 4 位二进制数。,2.集成十进制计数器应用举例,例 试用 CT74LS160 构成七进制计数器。,2. 集成十进制计数器应用举例,方法之二：利用同步置数功能实现。,讨论,(1)用 CT74LS162 如何实现七进制计数器？,(2)用 CT74LS160 可以实现十二进制计数器吗？,(3)用 CT74LS161 能否实现十二进制计数器？,讨论,讨论总结,讨论总结,(1)利用同步置数功能构成 N 进制计数器时， CT74LS160 CT74LS163 的用法相同。利用置 0 功能构成 N 进制 计数器时，需注意 CT74LS160(161)为
11、异步置 0， CT74LS162(163)为同步置 0，因此确定反馈函数的计 数状态不同 。,(2)利用反馈置 0 或反馈置数法只能实现模 N 小于 计数器模 M 的 N 进制计数器。,(3)CT74LS160(162)输出的是 8421BCD 码， 其最大模为 10。CT74LS161(163)输出的 是4 位二进制码，其最大模为 16。,四、利用计数器的级联构成大容量 N 进制计数器,反馈置 0 法和反馈置数只能实现模 N 小于集成计数器模 M 的 N 进制计数器；将模 M1、M2、Mm 的计数器串接起来 (称为计数器的级联) ，可获得模 N = M1 M2 Mm 的大容量 N 进制计数器
12、。,两片 “290” 接成 十进制加法计数器后级联，计数脉冲从个位片 CP0 端输入。,例 1 由两片 CT74LS290 级联组成 100 进制异步加法计数器。,当输入第 1 9 个脉冲时，个位片计数；十位片的 CP0 未出现脉冲下降沿，因而保持计数“0”状态不变；,当输入第 10 个脉冲时，个位片返回计数 “0”状态，其 Q3 输出一个下降沿使十位片计数 “1”，因此输出读数为 Q3Q2Q1Q0 Q3 Q2 Q1 Q0 = 00010000，即计数 “10”。,当输入第 11 19 个脉冲时，仍由个位片计数，而十位片保持 “1”不变，即计数为“11 19”；当输入第 20 个脉冲时，个位片
13、返回计数“0”状态，其 Q3 输出一个下降沿使十位片计数“2”，即计数为“20”。,依此类推。,综上所述，该电路构成 100 进制异步加法计数器。,28 = 256,例 3 两片CT74LS161 构成 8 位二进制(256 进制)同步计数器。,当计至“15”时，CO低 = 1，允许高位片计数，这样，第 16 个脉冲来时，低位片返回 “0”，而高位片计数一次。,在低位片计至 “15” 之前，CO低 = 0，禁止高位片计数；,每逢 16 的整数倍个脉冲来时，低位片均返回“0”，而 高位片计数一次。因此，实现了 8 位二进制加法计数。,讨论,讨论总结,讨论总结,(1)两个十进制计数器级联构成 10
14、0 进制计数器。从高位 Q3 Q2 Q1 Q0 读出的是十位数，而从低位 Q3 Q2 Q1 Q0 读出 的是个位数。,(2)两个 4 位二进制计数器级联则构成 8 位二进制计数器， 即 256 进制计数器。从高位 Q3 Q2 Q1 Q0 读出的是高 4 位 二进制数，而从低位 Q3 Q2 Q1 Q0 读出的是低 4 位二进制 数。,(3)例 1 为异步 100 进制计数器，而上图中将“161” 换成“160”后则构成同步 100 进制计数器。,五、时序逻辑电路的自启动,在应用反馈法实现 N 进制计数器时，我们只利用了 模 M 计数器的N 个计数状态，这些状态被称为有效状态， 而没有利用的那(M
15、 N )个状态则被称为无效状态。,当时序逻辑电路由于某种原因进入了无效状态，若 继续输入计数脉冲 CP 后电路能自动进入有效状态，则 称该电路能自启动，否则称不能自启动。,若计数器处于无效状态“1000”，则来一个时钟后状态变为“1001”，再来一个时钟，状态变为“0000”。能自动进入循环，因此能自启动。,设计时序电路时应检查电路能否自启动。由于集成计数器构成的 N 进制计数器一般能自启动，因此通常省略这一步。,小结,利用中规模集成计数器可很方便地构成 N 进制(任意进制)计数器。其主要方法为： (1) 用同步置零端或置数端获得 N 进制计数器。这时应根据 SN-1 对应的二进制代码写反馈函数。 (2) 用异步置零端或置数端获得 N 进制计数器。这时应根据 SN 对应的二进制代码写反馈函数。 (3) 当需要扩大计数器容量时，可将多片集成计数器进行级联。,
