《第3章多层次存储器剖析》由会员分享，可在线阅读，更多相关《第3章多层次存储器剖析（74页珍藏版）》请在金锄头文库上搜索。
1、第三章 多层次的存储器,2,目录,3.1 存储器概述 （理解） 3.2 SRAM存储器 （理解） 3.3 DRAM存储器 （掌握） 3.4 只读存储器 （理解） 3.5 存储器扩展 （掌握） 3.6 CACHE存储器 （掌握）,3,学习要求,理解存储系统的基本概念 熟悉主存的主要技术指标 掌握主存储器与CPU的连接方法 理解Cache的基本概念及工作原理 掌握Cache-主存地址映射方法,4,3.1 存储器概述,3.1.1 存储器分类 3.1.2 存储器的分级结构 3.1.3 存储器的技术指标,5,3.1.1 存储器分类（1/3）,按存储介质分 半导体存储器：用半导体器件(MOS管)组成的存储
2、器； 磁表面存储器：用磁性材料(磁化作用)做成的存储器； 按存取方式分 随机存储器：存取时间和存储单元的物理位置无关； 顺序存储器：存取时间和存储单元的物理位置有关；,系统主存、Cache,软盘硬盘磁带,半导体存储器,磁带,6,3.1.1 存储器分类（2/3）,按存储内容可变性分 只读存储器(ROM) 只能读出而不能写入的半导体存储器； 随机读写存储器(RAM)： 既能读出又能写入的半导体存储器； 按信息易失性分 易失性存储器：断电后信息即消失的存储器； 非易失性存储器：断电后仍能保存信息的存储器；,半导体存储器,半导体存储器,磁盘光盘,7,3.1.1 存储器分类（3/3）,按在计算机系统中的
3、作用分 主存储器 能够被CPU直接访问，速度较快，用于保存系统当前运行所需的所有程序和数据； 辅助存储器 不能被CPU直接访问，速度较慢，用于保存系统中的所有的程序和数据； 高速缓冲存储器（Cache） 能够被CPU直接访问，速度快，用于保存系统当前运行中频繁使用的程序和数据；,半导体存储器,磁盘、光盘存储器,半导体存储器,8,3.1.2 存储器的分级结构,高速缓冲存储器：高速小容量半导体存储器,存放计算机运行期间的大量程序和数据,内存：CPU可直接访问的存储器,外存：大容量辅助存储器。用来存放系统程序和大型数据文件及数据库。,9,缓存主存层次,主存辅存层次,3.1.2 存储器的分级结构,系统
4、对存储器的要求：大容量、高速度、低成本 三级存储系统结构,加上cache的目的为提高速度,降低了成本，扩大了容量,在CPU看来，容量相当于辅存容量，速度相当于CACHE速度。,10,3.1.3 主存储器的技术指标存储容量,存储容量：指存储器能存放二进制代码的总数。 存储容量=存储单元个数存储字长 用ab表示 要求： 已知存储容量，能计算出该存储器的地址线和数据线的根数。 例如 某机存储容量为 2K16，则该系统所需的地址线为 根，数据线位数为 根。,11,16,11,3.1.3 主存储器的技术指标存储速度,存取时间(访问时间) 从启动一次访问操作到完成该操作为止所经历的时间； 以ns为单位，存
5、取时间又分读出时间、写入时间两种。 存取周期 存储器连续启动两次独立的访问操作所需的最小间隔时间。 存储器带宽 每秒从存储器进出信息的最大数量； 单位为位/秒或者字节/秒。,12,求存储器带宽的例子,设某存储系统的存取周期为500ns，每个存取周期可访问16位，则该存储器的带宽是多少？ 存储带宽= 每周期的信息量 / 周期时长 = 16位/(500 10-9)秒 = 3.2 107 位/秒 = 32 106 位/秒 = 32M位/秒,13,3.2 SRAM存储器,3.2.0 主存储器的构成 3.2.1 基本的静态存储元阵列 3.2.2 基本的SRAM逻辑结构,14,3.2.0 主存储器的构成,
6、静态RAM（SRAM） 由MOS电路构成的双稳触发器保存二进制信息； 优点：访问速度快，只要不掉电可以永久保存信息； 缺点：集成度低，功耗大，价格高； 动态RAM（DRAM） 由MOS电路中的栅极电容保存二进制信息； 优点：集成度高，功耗约为SRAM的1/6，价格低； 缺点：访问速度慢，电容的放电作用会使信息丢失，要长期保存数据必须定期刷新存储单元； 主要种类有：SDRAM、DDR SDRAM,主要用于构成Cache,主要用于构成系统主存,15,基本存储元 6个MOS管形成一位存储元； 非易失性的存储元 644位的SRAM结构图 存储体排列成存储元阵列，不一定以存储单元形式组织；,3.2.1
7、基本的静态存储元阵列,16,六管SRAM存储元电路,位线/D,位线D,2019年10月21日星期一,17,18,SRAM存储器的逻辑结构简图,19,静态RAM芯片举例Intel 2114,A0 A9 为地址码输入端。,4 个 I/O 脚为双向数据线，用于读出或写入数据。,20,3.3 DRAM存储器,动态RAM（DRAM） 因为该存储器必须定时刷新，才能维持其中的信息不变； DRAM的存储元 由MOS晶体管和电容组成的记忆电路； 电容上的电量来表现存储的信息； 充电1，放电0。 结构形式 单管存储元,21,3.3.1 DRAM存储元的记忆原理,1. 读出时位线有电流 为 “1”,2. 写入时C
8、S 充电为 “1” 放电 为 “0”,T,无电流,有电流,22,存储原理,集成度,芯片引脚,功耗,价格,速度,刷新,动态 RAM 和静态 RAM 的比较,3.4 只读存储器,一、掩模只读存储器（ROM） 由生产厂家事先编程，信息不能更改。 行列选择线交叉处有 MOS 管为“1”，无 MOS 管为“0”,二、可编程只读存储器（PROM，Programmable ROM） 出厂时是空白的，允许用户根据自己的需要确定ROM中的内容。 但只能允许一次编程。,三、可擦除可编程只读存储器（EPROM，Erasable PROM）,优点：可以进行多次编程。 缺点： 不能在线编程。擦除重写时，必须从系统中拆下
9、来，在紫外线灯下照射20分钟，擦除原有信息后，再用专门的编程器重新写入新的程序或数据。 EPROM芯片中的信息不能实现部分内容的修改。,四、电擦除可编程只读存储器（E2PROM，Electrically EPROM） 采用加高电压的方法来擦除芯片中的原有信息。 可在线编程和擦除。 擦除和编程以字节为单位，可方便地改写其中的任一部分内容。,26,3.5 存储器扩展,单个存储芯片的容量有限，实际存储器由多个芯片扩展而成； 存储器（存储芯片）与CPU的连接 数据、地址、读写控制三总线连接； 存储器容量扩充方式 位扩展、字扩展、字位扩展,27,存储芯片与CPU的引脚,存储芯片的外部引脚 数据总线：位数
10、与存储单元字长相同，用于传送数据信息； 地址总线：位数与存储单元个数为2n关系，用于选择存储单元； 读写信号/WE：决定当前对芯片的访问类型； 片选信号/CS：决定当前芯片是否正在被访问； CPU与存储器连接的外部引脚 数据总线：位数与机器字长相同，用于传送数据信息； 地址总线：位数与系统中可访问单元个数为2n的关系，用于选择访问单元； 读写信号/WE：决定当前CPU的访问类型；,28,存储器容量的位扩展,存储单元数不变，每个单元的位数（字长）增加； 例如：由1K4的存储芯片构成1K8的存储器 存储芯片与CPU的引脚连接方法： 地址线：各芯片的地址线直接与CPU地址线连接； 数据线：各芯片的数
11、据线分别与CPU数据线的不同位连接； 片选及读写线：各芯片的片选及读写信号直接与CPU的地址译码及读写信号连接； 注意： CPU对该存储器的访问是对各位扩展芯片的同一单元的同时访问。,29,D7,D0,A9A0,1K4,1K4,10,由1K4的存储芯片构成1K8的存储器,30,存储器容量的字扩展,字扩展：每个单元位数不变，总的单元个数增加。 例如：用1K8的存储芯片构成2K8的存储器 存储芯片与CPU的引脚连接方法： 地址线：各芯片的地址线与CPU的低位地址线直接连接； 数据线：各芯片的数据线直接与CPU数据线连接； 读写线：各芯片的读写信号直接与CPU的读写信号连接； 片选信号：各芯片的片选
12、信号由CPU的高位地址译码产生； 注意： CPU对该存储器的访问是对某一字扩展芯片的一个单元的访问。,31,1K8,1K8,1,D7D0,A0A9,10,8,A10,低位的地址线与各芯片的地址线并联； 多余的高位地址线用来产生相应的片选信号。,由1K8的存储芯片构成2K8的存储器,32,16K8的存储芯片：地址线14根，数据线8根，/CS，/WE CPU的引脚：地址线16根，数据线8根，/WE 4个存储芯片构成存储器的地址分配： 第1片 00 00 0000 0000 0000 00 11 1111 1111 1111 即 0000H3FFFH 第2片 01 00 0000 0000 0000
13、 01 11 1111 1111 1111 即 4000H7FFFH 第3片 10 00 0000 0000 0000 10 11 1111 1111 1111 即 8000HBFFFH 第4片 11 00 0000 0000 0000 11 11 1111 1111 1111 即 C000HFFFFH,用16K8的芯片构成64K8的存储器,0000H,3FFFH,4000H,7FFFH,8000H,0BFFFH,0FFFFH,0C000H,33,译 码 器,A14 A15,存储芯片的字扩展连接图,34,字位扩展：每个单元位数和总的单元个数都增加。 例如：用1K4的存储芯片构成2K8的存储器
14、扩展方法 先进行位扩展，形成满足位要求的存储芯片组； 再使用存储芯片组进行字扩展。 要求：能够计算出字位扩展所需的存储芯片的数目。 例如：用LK的芯片构成MN的存储系统； 所需芯片总数为M/LN/K 片。,存储芯片的字位扩展,35,用 1K 4位 存储芯片组成 4K 8位 的存储器,8片,36,74LS138译码器,用于地址译码的3-8译码器； 输入3位地址信号，译码产生8个不同的选通输出；,使能 控制端,地址 输入端,选通输出端,74LS139译码器,用于地址译码的2-4译码器； 输入2位地址信号，译码产生4个不同的选通输出；,37,存储器地址段分析： A15 A11 A10 A9 A0 0
15、110 0 0 0 0 0000 0000 0110 0 1 1 1 1111 1111 0110 1 0 0 0 0000 0000 0110 1 0 1 1 1111 1111 存储芯片选择 系统程序区：1片2K8ROM 用户程序区：2片1K4RAM，做位扩展,例1.设CPU有16根地址线，8根数据线，现有下列芯片：1K4RAM；4K8RAM；8K8RAM；2K8ROM；4K8ROM；8K8ROM及74LS138等电路 要求：构成地址为600067FFH的系统程序区、地址为68006BFFH的用户程序区，选择芯片,系统程序区 2K8位,用户程序区 1K8位,再做字扩展,6000H,67FFH,6800H,6BFFH,1.设CPU共有16位地址线、8根数据线，设计一个24KB容量的存储器，要求ROM区为8KB，从2000H开始，采用2764(8K8)芯片，RAM区为16KB，从4000H开始，采用6264（8K8）芯片,CPU读写控制信号： (1)需要2764和6264芯片各多少片？ (2)写出每片的地址范围。 (3)画出此存储器组成逻辑框图（包括ROM和RM区）。,其中6264芯片的读、写及片选信号：,2764只有读及片选信号：,(1) 2764芯片：8K8/8K8=1片。 6264芯片：16K
