《南通大学14年数电期末复习》由会员分享，可在线阅读，更多相关《南通大学14年数电期末复习（46页珍藏版）》请在金锄头文库上搜索。
1、1,数字系统原理与设计复习要点,2015-06-12,2,第一章 第二章 第三章 第四章 第五章 第六章 第七章 第八章 第九章,数字逻辑概论,逻辑门电路,组合逻辑电路,锁存器和触发器,时序逻辑电路,脉冲波形的变换与产生 (555定时器),存储器、复杂可编程器件和现场可编程门阵列,数模与模数转换器,逻辑代数与硬件描述语言基础,课程内容概括：,3,第1章 数字逻辑概论,内容简介 1. 数字信号、数字技术等基本概念 2. 常用的各种进制数、码制 3. 二进制的算术运算和数字逻辑的基本运算,4,十六进制数8A.C 转换成十进制数为？ 转换成二进制数为？ 转换成八进制数为？ 其8421BCD码为？ 余
2、三码为？,(8A.C)16 = 8*161 + 8*160 + 12*16-1 = (138.75)10,(8A.C)16 = ( 1000 1010. 1100) 2,= ( 2 12. 6) 8,= ( 0001 0011 1000. 0111 0101) 8421BCD,= ( 0100 0110 1011. 1010 1000) 余三码,5,内容简介 1.逻辑代数的基本概念、公式和定理 2.逻辑函数的代数化简法 3.逻辑函数的卡诺图化简法 4.逻辑代数的基本规则（掌握对偶规则）,第2章 逻辑代数,6,1、了解半导体器件的开关特性。 2、熟练掌握基本逻辑门（与、或、与非、或非、异或门）、
3、三态门、OC/OD门和传输门的逻辑功能。 3、学会门电路逻辑功能分析方法。 4、掌握逻辑门的主要参数及在应用中的接口问题。,第3章 逻辑门电路,P101， 115/ 96， 92,7,第4章 组合逻辑电路,小规模集成电路(SSI)构成组合逻辑电路的一般分析方法和设计方法。,1. 分析的步骤：（） (1) 由逻辑图写表达式； (2) 化简表达式； (3) 列真值表； (4) 描述逻辑功能。,2. 设计的步骤：（） (1)分析设计要求，设置输入输出变量并逻辑赋值； (2)列真值表； (3)写出逻辑表达式，并化简； (4)画逻辑电路图。,8,某高校毕业班有一个学生还需修满9个学分才能毕业，在所剩的4
4、门课程中，A为5个学分，B为4个学分，C为3个学分，D为2个学分。试用与非门和非门设计一个逻辑电路，其输出为1时表示该生能顺利毕业。 请列出真值表，写出输出逻辑表达式，不必画出电路图。,思考题,解：（1）列真值表,（2）逻辑表达式,9,常用中规模集成（MSI）组合逻辑电路的逻辑功能、使用方法和应用举例。 编码器、译码器、数据选择器、加法器和数值比较器 利用译码器、数据选择器实现组合逻辑函数的方法,例：用MSI实现组合逻辑函数,1. 译码器 2.数据选择器,以译码器的地址输入端（A2A1A0）作为逻辑函数的输入变量（ABC），译码器的每个输出端Yi 都与某一个最小项mi 相对应，加上适当的门电路
5、，就可以利用译码器实现组合逻辑函数,将A、B、C分别从地址输入端A2、A1、A0输入，使Di为0或1，Y端作为函数输出F,P171 例4.4.4 作业4.4.8,例题和作业4.4.27,10,利用8选1数据选择器组成函数产生器的一般步骤,a、将函数变换成最小项表达式,b、将器件处于使能状态,c、地址信号S2、 S1 、 S0 作为函数的输入变量,d、处理数据输入D0D7信号电平。逻辑表达式中有mi ,则相应Di =1，其他的数据输入端均为0。,总结:,11,比较Y与L，当 D3=D5=D6=D7= 1 D0=D1=D2=D4=0时，,Y=L,例 试用8选1数据选择器74HC151产生逻辑函数,
6、解:,12,组合逻辑电路中的竞争冒险p158 定义,13,第5章 锁存器和触发器,1、熟练掌握基本SR锁存器、逻辑门控SR锁存器、JK触发器、D触发器、T 触发器及T触发器的逻辑功能,2、掌握用真值表、卡诺图、特性方程、状态图和波形图等多种方式来描述触发器的逻辑功能,3、掌握不同类型触发器之间的转换方法 重点看P254 5.5节,14,第6章 时序逻辑电路,2、熟练掌握时序逻辑电路的分析方法（同步）,1、熟练掌握时序逻辑电路的描述方式及其相互转换。 逻辑电路图、逻辑方程组、状态转换表、状态图、时序图,3、熟练掌握时序逻辑电路的设计方法（同步）,4、熟练掌握典型时序逻辑电路计数器、寄存器、移位寄
7、存器的逻辑功能及其应用。,运用“反馈清零法”、“反馈置数法” 和“级联法”等方法构成“N进制计数器”,15,分析同步时序逻辑电路的一般步骤（看书上6.2节例题）:,1.了解电路的组成： 电路的输入、输出信号、触发器的类型等,.确定电路的逻辑功能.,3.列出状态转换表或画出状态图和波形图；,2. 根据给定的时序电路图,写出下列各逻辑方程式：,() 输出方程；,() 各触发器的激励（驱动）方程;,（3）状态方程: 将每个触发器的驱动方程代入其特性方程得状态方程.,16,同步时序电路的设计（P291 例6.3.1 ）,计数器的级联,（一）串行进位方式（异步） 实现方法： 低位的进位信号高位的CP端,
8、（二）并行进位方式（同步） 实现方法： 低位的进位信号高位的保持功能控制端,用集成计数器（74161）构成任意进制计数器,反馈清零法,反馈置数法,级联,17,计数器的级联是将多个集成计数器（如M1进制、M2进制）串接起来，以获得计数容量更大的N（=M1M2）进制计数器。 一般集成计数器都设有级联用的输入端和输出端。 实现的方法：低位的进位信号高位的CP端,计数器的级联,（一）串行进位方式（异步）,18,例1 用74161组成256进制计数器,N = 1616 = 256,计数状态 : 0000 0000 0000 0001 0000 0010 0000 1111,串行进位：低位片的进位作为高位
9、片的时钟,低位,高位,解：,0000,TC=0,TC=1,0001,TC=0, 1111 1111,19,例2 用74390组成1010=100进制计数器。,解：,计数状态 : 0000 0000 0000 0001 0000 0111 0000 1000 0000 1001 0000,0001,Q3(低位)= CP0(高位) = ,最终状态 :,1001 1001,CP,20,同步计数器实现的方法： 低位的进位信号高位的保持功能控制端（相当于触发器的T端）,有进位时，高位计数功能T 1； 无进位时，高位保持功能T 0。,计数器的级联是将多个集成计数器（如M1进制、M2进制）串接起来，以获得计
10、数容量更大的N（=M1M2）进制计数器。 一般集成计数器都设有级联用的输入端和输出端。,（二）并行进位方式（同步）,21,例3 用74161组成256进制计数器。,解：,CP,并行进位： 低位片的进位作为高位片的使能,低位,高位,N = 1616 = 256,计数状态 : 0000 0000 1111 1111,在计到1111以前，TCA0，高位片保持原状态不变,在计到1111时，TCA1，高位片在下一个CP加一,22,用集成计数器构成任意进制计数器,反馈清零法,反馈置数法,利用清零端。把计数过程中的某个状态反馈到清零端。,“置0” - 数据并入端D3-D0置成0000。把计数过程中的某个状态
11、反馈到置数端，使计数器并入并出。,“置最小数” -数据并入端D3-D0置成计数状态中的最小数，当计数器计到1111时，产生进位信号TCPE端，使其重新从最小数开始计数。,一般有两种方法：,异步清零,同步清零,23,例1 用74LS161构成九进制加计数器。 解：九进制计数器应有9(N=9)个状态，而74 LS 161在计数过程中有16(M=16)个状态。当 MN,只需一片芯片。如果设法跳过多余的7( )个状态，则可实现模9计数器。,(1) 反馈清零法（异步清零）,M-N=16-9=7,该状态稍纵即逝，不构成稳定状态。,24,CP,Q,0,Q,2,Q,1,Q,3,0 0 0 0,1 0 0 0,
12、0 1 0 0,1 1 0 0,0 0 1 0,1 0 1 0,0 1 1 0,1 1 1 0,0 0 0 1,1 0 0 1,0 0 0 0,1 0 0 0,25,用M进制集成计数器构成N进制计数器（MN）,小结,26,(2) 反馈置数法,反馈置“0”,计数状态为0000-1000,27,0 0 0 0,0 0 0 0,CP,Q,0,Q,2,Q,1,Q,3,1 0 0 0,0 1 0 0,1 1 0 0,0 0 1 0,1 0 1 0,0 1 1 0,1 1 1 0,0 0 0 1,1 0 0 0,PE,28,置0法：类似清0法,利用端子不同（PE）, 完成任务相同。 (a)异步置0：PE=
13、全部Q为1端与非（计到N时） (b)同步置0：PE=全部Q为1端与非（计到N-1时）,同步置数，当满足置数条件时，需等下一个CP脉冲来到后才能置数,多占一个CP脉冲，故需N1。,用M进制集成计数器构成N进制计数器（MN）,小结,29,例1：利用74390获得七进制计数器 ？,应 用 举 例,七进制计数器,先构成8421BCD码的10进制计数器； 再用反馈清零法，令CRQ2Q1Q0实现。 当计数器出现0111状态时，计数器迅速复位到0000状态，然后又开始从0000状态计数，从而实现00000110七进制计数。,解：,74390是异步清零，清零条件： CR=1,CP,30,例2：利用74390构
14、成23进制加法计数器,74390构成二十三进制计数器,先将两片接成8421BCD码十进制的1/2 74LS390级联组成1010=100进制异步加法计数器。,再将状态“0010 0011”通过反馈与门输出至异步清0端，从而实现23进制计数器。,0010,0011,31,例3：用两片74LS161级联成五十进制计数器,0010,0011,实现从0000 0000到0011 0001的50进制计数器,十进制数50对应的二进制数为0011 0010,32,第7章 存储器,掌握半导体存储器字、位、存储容量、地址 等基本概念。 掌握RAM、ROM的工作原理及典型应用。 了解存储器的存储单元的组成及工作原
15、理。 掌握RAM、ROM的容量扩展方法,33,设计一个16k16的存储器，请问需几片8k 8的SRAM芯片？,答：4片,一个16k16的存储器，有几条地址线，几条数据线？,答：14条地址线，16条数据线,34,第8章 脉冲波形的变换与产生,4、掌握由555定时器组成的多谐、单稳、施密特触发器的电路、工作原理及外接参数及电路指标的计算。,1、正确理解多谐振荡器、单稳态触发器、施密特触发器的电路组成及工作原理。,2、掌握多谐、单稳、施密特触发器的逻辑功能及主要指标计算。,3、掌握555定时器的工作原理。,35,1. 构成施密特触发器,图8-29 555定时器构成的施密特触发器 （a）电路 （b）工作波形,如果在UIC加上控制电压， 则可以改变电路的VT+和VT。,36,用555定时器组成施密特触发器,0,1,3,V,CC,2,3,V,CC,v,I,v,O,V,OH,37,利用555定时器功能表可以快速画出施密特触发器输出波形,VI,VO,2/3VCC,1/
