《五邑大学电工与电子技术课件第14章剖析》由会员分享，可在线阅读，更多相关《五邑大学电工与电子技术课件第14章剖析（96页珍藏版）》请在金锄头文库上搜索。
1、第14章 振荡电路,本章主要内容,本章主要介绍正弦波振荡电源和非正弦波振荡电源的组成、工作原理及应用。正弦波振荡电源介绍RC正弦波振荡电源和LC正弦波振荡电源；非正弦波振荡电源介绍矩形波振荡电源和三角波振荡电源。,【引例】,如何输出正弦波、方波和三角波的？,模拟信号源,模拟信号源内部线路板,RC正弦波电源电路及波形,14.1 双稳态触发器,14.1.1 概述,由门电路构成,由双稳态触发器和门电路构成,14.1 双稳态触发器,双稳态触发器特点,能自行保持两个稳定状态，“0”态或“1”态，即能存储1位二进制数码 ；,有置“0”（复位，Reset）和置“1”（置位，Set)功能。,双稳态触发器分类,
2、基本RS触发器,时钟触发器,RS触发器,JK触发器,D触发器,T 触发器,说明：,触发器两个输出端,触发器输出端Q有初态（旧态、原态）,和次态（新态）,14.1 双稳态触发器,14.1.2 基本RS触发器,与非门构成的基本RS触发器电路,逻辑符号,表示低电平触发,表示输出Q的取反,工作原理,14.1 双稳态触发器,0,0,1,1,禁态，两个输入端不能同时加低电平,1,1,1,1,？,？,不定态,输入同时转为1,约束条件：,14.1 双稳态触发器,1,0,1,1,0,0,复位端,置0态或复位,0,1,0,1,0,1,置位端,触发器置1态或置位,14.1 双稳态触发器,1,1,0,0,1,1,1,
3、1,1,1,0,0,保持原态或存储状态,基本RS触发器功能表,14.1 双稳态触发器,基本RS触发器的动作特点：触发器的输出在任何时候都是由输入信号决定的,注意：,基本RS触发器的应用：基本RS触发器是时钟双稳态触发器的基本组成部分，其作用是设置触发器初始状态，另外它还可以构成按钮的防抖动电路及数据寄存器。,防抖电路,波形,14.1 双稳态触发器,【解】,0,0,1,1,0,0,1,1,1,1,14.1 双稳态触发器,14.1.3 时钟触发器,将带有时钟控制触发的触发器统称为时钟触发器。,时钟脉冲（Clock Pulse）：,在数字系统中，大部分存在一个时钟控制各部分电路协调工作，这个时钟就是
4、矩形脉冲信号，被称为时钟脉冲（Clock Pulse），简称CLK或CP 。,时钟脉冲波形,脉冲前沿（上升沿）,脉冲后沿（下降沿）,14.1 双稳态触发器,1. RS触发器,（1）电平RS触发器,原理电路,逻辑符号,置位端，低电平设初态为“1”,复位端，低电平设初态为“0”,14.1 双稳态触发器,工作原理,0, CLK=0,1,1,保持原态不变,14.1 双稳态触发器, CLK=1,1,0,0,1,1,1,0,1,1,0,1,1,1,1,0,0,1,1,0,1,1,1,0,0,1,14.1 双稳态触发器,功能表,电平RS触发器的动作特点：是在时钟脉冲CLK为高电平时，输出状态随输入改变的，因
5、此电平RS触发器又称为同步RS触发器。,注意：,14.1 双稳态触发器,【解】,禁态,不定态,复位,14.1 双稳态触发器,（2）主从结构的RS触发器,为了防止电平RS触发器输出状态在时钟脉冲CLK高电平时“乱跳”，在电路结构上做了改变，即利用两个电平触发的RS触发器构成主从结构的RS触发器。,原理电路,逻辑符号,表示表示输出状态滞后输入状态。,14.1 双稳态触发器,注意：主从触发器的状态相同,0,1,0,1,1,0,1,0,工作原理, CLK=0,0,1,1,1,主触发器保持状态不变，从触发器也保持原态不变,14.1 双稳态触发器,14.1 双稳态触发器, CLK=1,1,0,1,1,主触
6、发器状态随输入S、R改变，但从触发器保持原态不变,14.1 双稳态触发器, CLK=1 CLK=0,1 0,0 1,1,1,主触发器状态不变，从触发器状态与主触发器新态相同。,14.1 双稳态触发器,主从RS触发器的动作特点,主从RS触发器输出Q的状态在CLK高电平期间保持不变。当在外接时钟脉冲CLK由高电平转为低电平，即下降沿到来后，从触发器的输出状态按同步RS触发器的功能表变化。,【例14.1-3】若主从RS触发器的输入电压波形如图所示试画出主触发器输出端Q主和触发器输出端Q的波形,14.1 双稳态触发器,【解】,2. JK触发器,14.1 双稳态触发器,（1）主从JK触发器,尽管主从RS
7、触发器在CLK=1期间不会出现翻转现象，但仍然存在禁态。为了消除这种状态，将主从RS触发器的输出端反馈回输入端，则构成了主从JK触发器。,原理电路,逻辑符号,14.1 双稳态触发器,工作原理, J=K=0,0,0,1,1,保持原态：,14.1 双稳态触发器, J=0，K=1,0,1,1,0,0,0,1,1,1,1,0,1,0,0,0,0,1,保持原态,翻转,1,1,1,1,0,置0态,0, J=1，K=0,1,0,0,0,0,1,1,1,1,0,1,翻转,保持原态,1,1,0,1,0,1,1,0,0,1,置1态,14.1 双稳态触发器,14.1 双稳态触发器, J=1，K=1,1,1,0,0,
8、0,1,1,1,1,0,1,0,翻转,翻转,1,1,0,1,0,1,1,0,0,1,0,1,0,0,1,计数状态,功能表,14.1 双稳态触发器,14.1 双稳态触发器,【解】,14.1 双稳态触发器,（2）边沿JK触发器,为了提高抗干扰能力，将主从JK触发器的结构进行了改进，使得输出端的状态只决定时钟脉冲边沿到来时刻的输入端状态，这就是边沿触发的JK触发器，简称边沿触发器。,原理电路,逻辑符号,触发脉冲下降沿翻转,14.1 双稳态触发器,工作原理,0,1,0,0,1,1,1,0,1,0,1,1,1,0,1,1,Q随JK变化,边沿JK触发器的输出状态随输入改变只在脉冲下降沿到来的那一瞬间,由此
9、例可以看出，J和K的干扰脉冲对边沿JK触发器没有影响。由于JK触发器应用非常广泛，因此集成JK触发器的种类很多，如集成双主从JK触发器74HC73、集成双下降沿JK触发器74HC112等。,14.1 双稳态触发器,【解】,14.1 双稳态触发器,3. D触发器,D触发器也称为数据锁存器，其输出端状态随输入端变化 。,边沿D触发器的原理电路,上升沿触发的边沿D触发器的逻辑符号,14.1 双稳态触发器,工作原理, CLK=1,1,0,0, CLK=0,0,1,0,14.1 双稳态触发器,0,1,1,1, CLK=0,功能表,14.1 双稳态触发器,【解】,14.1 双稳态触发器,4. T 触发器和
10、T触发器,T触发器的功能表, T 触发器,当T=0时，触发器保持原态，即存储状态；当T=1时，触发器状态与原态相反，为计数状态。,T触发器,具有计数功能的触发器为T触发器，即,14.1 双稳态触发器,14.1.3 时钟双稳态触发器逻辑功能的描述,时钟双稳态触发器逻辑功能的描述有逻辑符号、功能表、特性方程、状态转换图、和时序图等。这里只介绍RS触发器、JK触发器、D触发器及T触发器的特性方程和状态转换图。,1. RS触发器,功能表,卡诺图,特性方程,14.1 双稳态触发器,状态转换图,2. JK触发器,卡诺图,特性方程,功能表,14.1 双稳态触发器,状态转换图,3. D触发器,特性方程,状态转
11、换图,功能表,14.1 双稳态触发器,4. T触发器,功能表,特性方程,当T=0时，触发器保持原态；当T=1时，新态为旧态取反,14.1 双稳态触发器,【例14.1-7】 试利用下降沿触发的边沿JK触发器构成D触发器、T触发器，并画出连接电路。,【解】,比较各触发器的特性方程，即,JK：,D：,T：,由JK构成D,J=D,由JK构成T,J=K=T,14.1 双稳态触发器,【例14.1-8】电路如图所示，试写出触发器的特性方程。若已知时钟脉冲CLK和输入端A、B的电压波形如图所示，试画出输出端Q的波形，设电路初态为“0”。,【解】,D触发器的特性方程为,由所给电路得,Q的波形,14.1 双稳态触
12、发器,【14.1-9】 利用JK触发器和D触发器构成触发器，画出其逻辑电路。,【解】,T触发器即为计数状态，其特性方程为,JK：,a. J=K=1,D：,构成T,构成T,14.2 时序逻辑电路的分析,14.2.1 概述,时序逻辑电路是由存储电路和组合逻辑电路共同组成的，它的输出状态不仅与输入有关，还与电路的过去状态有关，即具有存储功能。,时序逻辑电路构成框图,驱动方程,描述时序逻辑电路的三个方程,输出方程,状态方程,输入信号,输出信号,存储电路的输入信号,存储电路的输出信号,14.2 时序逻辑电路的分析,（1）输出方程：,表示输出变量与输入变量及触发器输出端初态的关系，即,（2）驱动方程,表示
13、触发器的输入端与输入变量和触发器输出端初态的关系，可写成,（3）状态方程,表示触发器输出端新态与输入变量及触发器初态的关系，实质上是各触发器的特性方程，可写成,14.2 时序逻辑电路的分析,时序逻辑电路的分类,（1）根据输出和输入的关系,米里型 ：输出变量与输入变量有关，即,穆尔型：输出变量与输入变量无关，即,（2）根据各触发器时钟脉冲的接法,同步时序逻辑电路：所有触发器的时钟脉冲接到同一端，故所有触发器的动作是在同一脉冲的作用下。,异步时序逻辑电路：各触发器时钟脉冲不接到同一端，所以它们的翻转不是由同一时钟脉冲的控制。,14.2 时序逻辑电路的分析,14.2.2 同步时序逻辑电路的分析,时序
14、逻辑电路的分析就是在给定逻辑电路的情况下，得出电路的逻辑功能，即完成什么工作。对于同步时序逻辑电路分析，可先不考虑时钟脉冲的控制。,步骤, 列出驱动方程，即触发器的输入端方程；, 列出输出方程；,列出状态方程，即触发器的新态与原态及输入的关系，这可由触发器的特性方程得到；, 列出电路的状态转换表或状态转换图，分析电路的逻辑功能。, 根据状态转换表或状态转换图得出电路的逻辑功能。,由电路看出，此电路是穆尔型同步时序逻辑电路 。,14.2 时序逻辑电路的分析,【例14.2-1】 电路如图所示，试分析其逻辑功能，写出电路的驱动方程、状态方程和输出方程。,【解】, 列出驱动方程, 列出输出方程,14.
15、2 时序逻辑电路的分析, 列出状态方程,D触发器的特性方程,将驱动方程代入特性方程中，得到电路的状态方程,列状态转换表，画出状态转换图,设电路的初态为000，则由状态方程和输出方程可得到电路的状态转换表 。,14.2 时序逻辑电路的分析,由状态表画出状态转换图,由状态转换图看出，此电路在时钟脉冲CLK控制下，输出端状态构成一个循环，即000001011111110000，即5个时钟周期，输出状态循环一次，这种电路叫做计数器，由于是5个时钟周期循环一次，故称五进制计数器。,可以自启动,14.2 时序逻辑电路的分析,【例14.2-2】 由边沿JK触发器构成的电路如图所示，试列出电路的驱动方程、输出
16、方程和状态方程，列出电路的状态转换表，画出电路的状态转换图，分析电路的逻辑功能，说明电路能否自启动。画出电路在8个时钟脉冲CLK的作用下，输出端的电压时序图。,【解】, 列出驱动方程, 列出输出方程, 列出状态方程,JK触发器的特性方程为,14.2 时序逻辑电路的分析,列状态转换表,14.2 时序逻辑电路的分析,画出状态转换图和时序图,五进制计数器可以自启动,状态转换图,时序图,14.2 时序逻辑电路的分析,*14.2.3 异步时序逻辑电路的分析,在异步时序逻辑电路中，由于各触发器的时钟脉冲CLK不是接在一起，因此在列出驱动方程、输出方程和状态方程后，若要得到电路的状态转换表，除了利用状态方程外，还要考虑各触发器时钟脉冲的控制,【例142-3】
