《基于fpga高速数据采集系统设计与仿真》由会员分享，可在线阅读，更多相关《基于fpga高速数据采集系统设计与仿真（30页珍藏版）》请在金锄头文库上搜索。
1、 杨新华：基于FPGA的高速采集系统设计本科毕业论文题 目 基于FPGA的高速数据采集系统设计与仿真 学 院 工学院 专 业 农业电气化与自动化 毕业届别 2013 姓 名 杨新华 指导教师 杨婉霞 职 称 讲 师 甘肃农业大学教务处制二一三年五月目 录摘要2关键词2前言31 系统总体方案设计31.1 需求分析31.2 系统实现方案41.3 系统各模块芯片选型51.3.1 模数转换芯片选型51.3.2 FPGA芯片选型71.4系统的采集速度与FIFO的存储容量71.4.1系统的采集速度71.4.2FIFO存储容量72 硬件电路设计82.1 硬件电路设计工具介绍82.2 硬件详细设计82.2.1
2、 硬件整体方案设计82.2.2 详细电路设计93 程序的设计与实现133.1 FPGA设计与仿真工具133.1.1 FPGA结构133.1.2 FPGA设计流程143.1.3 Quartus II介绍153.1.4 硬件描述语言VHDL简介163.2 时钟管理模块的设计与实现163.3 数据采集控制模块的设计与实现173.3.1 状态机介绍183.3.2 AD9288时序控制的设计与仿真183.3.3 AD7278时序控制的设计与仿真203.4 数据缓存模块的设计与实现233.4.1 FIFO介绍233.4.2 FIFO的实现与仿真243.5 总体电路图253.5.1 并行AD控制电路253.
3、5.2 串行AD控制电路26结 论27参考文献28致谢29基于FPGA的高速数据采集系统设计与仿真（xxxxxx电气化及其自动化，甘肃兰州，730070）摘要：本文介绍了以FPGA为核心逻辑控制模块的高速数据采集系统。通过高性能的FPGA芯片与高速ADC相结合来实现高速采集数据的目的。文中详细的介绍了并行接口和串行接口的AD芯片、FPGA芯片的选型，硬件电路设计及其硬件电路设计工具、FPGA程序设计所使用的工具和语言。接着介绍了FPGA内部各模块设计，其中分别介绍了FPGA芯片、时钟管理模块的设计与仿真、采集控制模块与缓冲模块的设计过程并给出了仿真波形。关键词：FPGA 数据采集 VHDL语言
4、Design and Simulation of high-speed data acquisition system based on FPGAXxxxxx(Major in Agricultural Electrification and xxxxxUniversity，Gansu Lanzhou，730070）Abstract: This paper introduces a high speed data acquisition system is the core logic control module based on FPGA. Through the FPGA chip wi
5、th high performance and speed ADC to realize the combination of high speed data acquisition objective. This paper describes in detail the selection of AD chip, parallel interface and serial interface of the FPGA chip, tool and tool for the design of FPGA program language, used in the design of hardw
6、are circuit design and hardware circuit. And then introduces the design of each module in FPGA, which were introduced by FPGA chip, the clock management module design and simulation, acquisition control module and buffer module design process and gives the simulation waveforms.Key words: FPGA data a
7、cquisition in VHDL language前言在工业生产和科学技术研究的各行业中，常常需要对各种数据进行采集，如液位、温度、压力、频率等信息的采集。在图像处理、瞬态信号检测、软件无线电等一些领域，更是要求高速度、高精度、高实时性的数据采集技术1。数据采集系统的任务，就是将采集传感器输出的模拟信号进行处理并转换成计算机能识别的数字信号，由计算机进行相应的计算和处理来满足不同的需要，得出所需的数据。数据采集系统性能的好坏，是由它的精度和速度来决定的。在保证精度的前提下，应当用尽可能高的采样速度，这样才能满足实时采集、实时处理和实时控制对速度的要求2。在传统的数据采集系统中，A/D 的控
8、制和数据的转存均是通过CPU 或者MCU 来完成。在这种方式下，将A/D 转换的结果读入，然后再转存到片外的存储器中这一过程至少需要4个机器周期。即使对于ARM 芯核的单片机（CPU 采用流水线结构一个机器周期占一个CLK）， 使用33MHz 的晶振，它的最高转存数据速度也只达到8Mbyte/s 。在高速数据采集系统中，这种方式一方面占用太多CPU 资源，另外也远远不能满足高速采集的速度要求3。在许多应用场合，如雷达、声纳、图像处理、语音识别、地质勘探、光时间域反射测量等，特别是在实时性要求比较高的情况下，往往都需要高速或超高速(Ultra High Speed)数据采集系统。比如相较于供电传
9、输线上高达几千伏的电压变化，浪涌电流的持续时间仅仅是数百纳秒，因此数据采集系统必须具有极高的通过速率才能准确的探测浪涌电流的变化过程；又如在航空航天领域中，无论是航天器颤振和抖振特性测试，还是运载火箭喷气流量动态测试，抑或高空拍摄图像传输等均要求使用高速采集技术来加以实现；此外，高速数据采集技术在等离子体诊断，生物光谱与激光化学等其它各类科学研究中同样有很广泛的应用4。FPGA（现场可编程门阵列）凭借其在数据采集控制方面的高性能和便于系统集成、易扩展等优势逐渐受到广泛应用。高性能的FPGA和高速的A/D应用于数据采集系统中，不仅可以大大提高系统的测量精度、数据采集处理速度、数据传输速度等5，还
10、可以产生巨大的经济效益，因此，对其做进一步研究具有十分重要的现实意义。1 系统总体方案设计1.1 需求分析数据采集系统DAS(Data Acquisition System)是模拟量与数字量之间的转换接口。它在自动测试、生产控制、通信、信号处理等领域占有极其重要的地位。而高速数据采集系统更是航天、雷达、制导、测控、动态检测等高技术领域的关键技术。高速数据采集系统中的采样频率一般在几十MHz到几百MHz，而微机系统由于操作速度的限制，不能够直接参与数据传输。 为了实现高速数据的采集，本文设计一个高速数据采集系统，该系统的主要功能包括A/D转换、提供数据接口、能够独立控制AD工作。 首先，为了实现
11、A/D转换，系统中需要采用高速的AD，完成数据的高速采样与转换。其次，为了实现从数据采集到数据输出的高速运行，需要具有能够控制ADC工作的模块，根据ADC的工作时序控制AD的运行。最后，为了提供系统与其他系统之间的数据接口，需要数据缓存模块，当模拟信号经高速AD数字化后，先直接送缓存区暂存，然后再将数据送至其他系统进行相关的处理、运算。此外，为了保证整个系统的正常工作，还需要为该系统设计时钟管理模块，为系统各部分提供正常工作的时钟。1.2 系统实现方案系统总体框图如图1.1所示。首先对模拟信号进行信号调理，将电信号调整到ADC的输入范围内，然后对信号进行A/D转换。FPGA将采样得到的数据送到
12、缓存，存放至缓存中的数据通过数据接口送至MCU。系统的所有时钟由FPGA统一产生，系统的采样、转换与缓存也由FPGA统一协调控制。系统主要包括三个部分：时钟管理模块、数据采集控制模块和数据缓冲模块。其中时钟管理模块由分频程序实现，为系统各个模块提供正常工作所需的时钟；数据采集控制模块通过控制A/D转换器的时序控制AD的工作；数据缓冲模块通过FPGA内部的FIFO来完成。图1.1 系统总体方案系统工作过程为：模拟信号先经过由模数转换器将模拟信号转化为数字信号后送入FPGA，FPGA再将数据写入FIFO存储芯片，FPGA对FIFO 发出读命令后，FPGA可以将数据从FIFO中读取之后送到读数接口，
13、后续的MCU即可获取所采集的数据。下面主要对数据缓存部分进行讨论与研究。数据缓存在很多情况下用来协调吞吐速率不一致的设备之间的数据传送，CPU中的缓存也起着减少读取时间，加快读取速度的作用。在本设计中，数据缓存器主要是用来解决输入输出速率不一致的问题。可以用来实现缓存的数据存储载体有很多，比如DRAM（动态随机存储器）、SRAM（动态随机存储器）、SDRAM（步动态随机存储器）、DDR SDRAM（倍速率同步动态随机存储器）、FIFO（先进先出存储器）以及DPRAM（双端口随机存储器）和SPRAM（单端口随机存储器）等。各种存储器各有其特点及适用范围。比如FIFO一般可用作不同时钟域的数据传输
14、。与普通存储器相比，FIFO遵循着先进先出的读写规律，没有外部读写地址，简化了使用方式。但缺点在于只能顺序写入或读出数据，数据地址由内部指针自动加1，不能像普通存储器一般通过地址线决定当前操作地址。DDR SDRAM具有速度快、成本低，容量大的优点。与SDRAM相比，其采用了更先进的同步电路，使得地址、数据的输入输出既保持独立，又能与CPU同步。但是它的控制比较复杂，时序要求非常苛刻，需要严格的逻辑与时序来对其进行控制。考虑到充分利用FPGA内部的丰富资源，本设计选用由FPGA内置IP核产生的FIFO来实现数据缓存，同时也不用再选取单独的数据缓存芯片，提高了资源利用率，简化了硬件结构。1.3 系统各模块芯片选型1.3.1 模数转换芯片选型常用的高速AD一般有两种接口，即并行接口与串行接口。在本设计中，为了更全面地研究高速数据采集技术，分别选择并行接口和串行接口的AD各一种。综合采样率、通道数、数据宽度、功耗以及价格等因素，最终决定选择AD9288和AD7278。1.3.1.1 AD9288简介6AD9288 是8bit 双通道并行模/数转换器，具有低功耗、体积小、动态特性好、性价比高的特点。其性能如下：1） 双通道8bits、最高采样速率达100MSPS；2） 低功耗：每个通道 90mw（工作在100MHz 时）；
