《仿真tchf96信道》由会员分享，可在线阅读，更多相关《仿真tchf96信道（24页珍藏版）》请在金锄头文库上搜索。
1、实验目的：1、了解移动信道传播环境，及TCH/F9.6信道的技术标准2、掌握TCH/F9.6信道的外编码、卷积码、交织器的基本原理3、仿真TCH/F9.6信道各模块，检验与测试它们的性能4、对TCH/F9.6信道的纠错性能进行仿真及分析5、依据GSM 05.03建议，在高斯干扰和突发干扰下，对TCH/F9.6信道作信噪误码性能的仿真设计内容：1、了解移动通信发展、移动信道环境、GSM信道编码标准；2、理解分组码、卷积码、交织器的基本原理；3、根据技术标准，编写各模块的程序代码，并作状态检验和性能测试；4、连接各模块，分别在高斯、突发等信道下，仿真分析该信道的纠错性能；5、对某重点内容进行比较深
2、入的仿真分析；6、写出有原理和设计、检验和结果、结果分析、重点内容、符合规范的设计报告。仿真任务：1、高斯干扰的原始误码特性2、卷积码编译码改善后的误码特性3、加入突发干扰的原始误码特性4、交织编码改善后的误码特性5、一级和二级的误比特率6、整个系统的性能基本原理及设计概述：1、GSM信道类型全速率话音业务信道TCH/FS话音信道 半速率话音业务信道TCH/HS业务信道 9.6Kbit/s全速率数据业务信道TCH/F9.6 4.8Kbit/s全速率数据业务信道TCH/F4.8数据信道 4.8Kbit/s半速率数据业务信道TCH/H4.8 2.4Kbit/s全速率数据业务信道TCH/F2.4 2
3、.4Kbit/s半速率数据业务信道TCH/H2.4 频率纠错信道FCCH广播信道 同步信道SCH 广播控制信道BCCH 寻呼信道PCH控制信道 公共控制信道 随机接入信道RACH 准予接入信道AGCH 独立专用控制信道SDCCH专用控制信道 慢速相关控制信道SACCH 快速相关控制信道FACCH2、各类信道编码和交织标准简表 信道和传输类型外编码（分组码）内编码（卷积码）交织度码型信息+奇偶校验位+尾比特码型每编码块中的比特数TCHTCH/FS (260)1类2类截短循环码(53,50,2)182+3+478+0+0卷积码(码率1/2)456(378)(78)8TCH/F9.6 (60)TCH
4、/F4.8 (60)TCH/H4.8TCH/F2.4 (36)TCH/F2.4460+0+460+0+16460+0+4236+0+4236+0+4凿孔卷积码(1/2)卷积码(1/3)凿孔卷积码(1/2)卷积码(1/6)卷积码(1/3)244/456228*2244/456456228*2191919819CCHFACCH (184)SACCH SDCCH BCCHACCH PCH (184)RACH (8)SCH (25)法尔码(224,184)184+40+4 184+40+4184+40+48+6+425+10+4卷积码(1/2)456456456367884411截短循环码(14,8)
5、 (35,25)3、信道编码循环码：一个线性分组码，如果每个码字经任意循环移位之后仍然在码字的集合中，那么就称此码是一个循环码。循环码是线性分组码中最主要，最有用的一类，目前对他的研究和应用也最多。它的特点是：首先，它可以用线性反馈移位寄存器很容易的实现其编码和伴随式计算，其次由于循环码有许多固有的代数结构，从而可以找到各种简单实用的译码方法。卷积码：非分组的卷积码的编码器也是在任一段规定时间内产生n个码元，但它不仅取决于这段时间中的k个信息位，还取决于前段规定时间内的信息位交织：交织器在发端，它将分组长度L的信息序列通过交织器重排，在收端通过解交织器恢复原序列，使信道中突发错误变为无记忆随机
6、独立差错。主要思想是尽可能把编码后的数据块分散到多个突发序列中，而又不至引入过大的延时。对于不同的信道类型，交织的深度各不一样。 交织编码是一种信道改造技术， 突发差错的 独立差错的随 有记忆信道 机无记忆信道4、卷积码原理卷积码是一种有记忆的编码，在任意给定的时间单元处，编码器的n个输出不仅与此时间单元的k个输入有关，而且也与前m个输入有关。通常，卷积码表示为：（n,k,m）。 描述卷积码的基本数学模型是离散卷积。设编码器的两个冲击响应为g(1)和g(2)，因为编码器有 m个时间单位的存储，所以冲击响应至多持续m+1个时间单位，即g(i) =(g0(i),g1(i), g2(i),gm(i)
7、 ) i=1,2 。序列u=(u0,u1,u2,)每次进入编码器1比特，编码器的输出v(1)=(v0(1), v1(1), v2(1),)和v(2)=(v0(2), v1(2), v2(2),)可以作为u与g(1)和g(2)的卷积结果，即 则输出序列为v = ( v0(1), v0(2), v1(1), v1(2), v2(1), v2(2),)。将外编码得到的189比特进行码率为1/2的（2，1，4）卷积编码， 编码电路如下：（2，1，4）卷积码编码器 卷积码输出378比特，再将2级的78比特加于其后，得到内编码输出卷积码的性能分析纠错编码中码距与纠错能力有密切的关系，通常以最大的最小距离作
8、为纠错能力的度量。卷积码常用的距离有两种：最小距dmin和自由距dfree。卷积码中长度为nN(N为约束长度)的编码序列之间的最小汉明距称为最小距dmin。任意长编码序列之间的最小汉明距称为自由距dfree。由于卷积码并不划分为码字，故以自由距作为纠错能力的度量更为合理。求dfree必须对任意长度的路径加以考察。但由于dfree有限，且某一路径的汉明重量在其与全0路径汇聚后已停止增长，于是与dfree对应的路径必然最终汇聚到全0路径上。因此dfree可从由全0序列出发再回到全0序列的所有路径中求得。Viterbi译码算法 1967年维特比提出了一种概率译码的方法，它是一种最大似然译码。在BSC
9、信道情况下，最大似然译码就是最小距离译码。 对(n,k,m)码而言，编码器的可能状态数目为 个，进入每个状态的分支数为 个，从每个状态输出的分支数也是 个，若输入信息序列为k(L+m)个(L为信息组的长度，最后m个信息组为全零)，则篱笆图上共有 条路径，他们对应了不同的信息序列。译码器接收到R序列后，按最大似然法则力图寻找编码器在篱笆图上原来走过的路径，也就是寻找具有最大度量的路径。为此，译码器必须计算 maxM(R/ ), j=1,2, 这里 表示各种码字。对于BSC信道，就是寻找与R有最小汗明距离的路径，即计算和寻找 mind(R, ) 最大似然译码方法只是给我们提供了一个译码准则，实现起
10、来有一定的困难，因为它是考虑了长度为(L+m)n的接收序列来译码的，这样的序列可能有 条。若实际接收序列中，L=50,k=2,则可能的路径有 条，显然，译码器每接收一个序列R，就要计算约 个似然函数才能做出译码判决，若kL再大一些，译码器按最大似然译码准则译码将是困难的。维特比针对着一实际困难，提出了一种算法，就是维特比算法。按照这个算法，译码器不是在篱笆图上一次就计算和比较 条路径，而是接收一段，就计算、比较一段，从而在每个状态时，选择进入该状态的最可能的分支。也就是说，维特比算法的基本思想是将该序列R与篱笆图上的路径逐分支的比较，比较的长度一般取(56)mn，然后留下与R距离最小的路径，成
11、为幸存路径，而去掉其余可能的路径，并且将这些幸存路径逐分支的延长并存储起来，幸存路径的数目等于状态数，所以幸存路径的数目为 。 综上所述，维特比算法并不是在篱笆图上一次比较所有可能的2L条路径，而是接收一段，计算、比较一段，选择一段最可能的分支，从而达到整个码序列是一个有最大似然函数的序列。维特比算法的步骤（1）在第j(j=m)个时刻以前，译码器计算所有长度的长为m个分支的部分路径值，对进入 个状态的每一条部分路径都保留。（2）第m个时刻开始，对进入每一个状态的部分路径进行计算，这样的路径有 条，挑选具有最大部分路径值的部分路径为幸存路径，删去进入该状态的其他路径，然后，幸存路径向前延长一个分
12、支。（3）重复第二步的计算、比较和判决的过程，若输入接收序列长为(L+m)k，其中，后m段是人为加入的全零段，则译码一直进行到第(L+m)个时刻为止。否则一直继续到所有接收序列进入译码器为止。（4）若进入某个状态的部分路径中，有两条的部分路径值相等，则可任选一条作为幸存路径。网格图中有 个状态，在进行维特比译码时，我们要计算每个状态的部分路径值，然后比较，选择。所以如果m很大的话，状态数将会成指数增长，计算量也会变大，所以维特比译码时，其m不能选得太大。截短的维特比译码由于在我们的系统中要求传送的是连续比特流信号，因此要进行截短的维特比译码。由维特比算法译码过程不难明白，维特比译码器应有下述特点： (1) (n,k,m)卷积码编码器共有 个状态，因此维特比译码器应有相同数目的状态发生器，并且对每一状态必须有一个路径寄存器以存储路径或其信息序列，以及一个存储距离度量值的寄存器。 (2) 每一路径寄存器存储路径的长度是nL。若L很大，则译码器的存储量太大而难以实用。实验证明，达到一定的译码深度后，所有路径寄存器前面的内容已完全重合，故路径寄存器不必存储长度的码序列，而只需要存储t2)电平量化，然后再输入维特比译码器。这种译码器使用于
