实验五计数器实验

上传人:今*** 文档编号:107664103 上传时间:2019-10-20 格式:PPT 页数:26 大小:913KB
返回 下载 相关 举报
实验五计数器实验_第1页
第1页 / 共26页
实验五计数器实验_第2页
第2页 / 共26页
实验五计数器实验_第3页
第3页 / 共26页
实验五计数器实验_第4页
第4页 / 共26页
实验五计数器实验_第5页
第5页 / 共26页
点击查看更多>>
资源描述

《实验五计数器实验》由会员分享,可在线阅读,更多相关《实验五计数器实验(26页珍藏版)》请在金锄头文库上搜索。

1、实验五 计数器实验,实验目的 掌握由集成触发器组成计数器的工作原理。 熟悉中规模集成计数器的逻辑功能及使用方法。,实验电路及仪器设备 实验电路:见图2-40、图2-41、图2-42所示。 实验仪器:数字电路实验箱,实验内容及步骤,十进制加/减计数器74LS192逻辑功能的测试 (1) 图2-41为 CT74LS192的逻辑符号,按表2-11测试其逻辑功能,并把输出结果记入表中。,表2-11 CT74LS192的功能表,用CT74LS192构成N进制计数器 用复位法构成六进制计数器。 用两片CT74LS192构成六十进制计数器,CT74LS290的测试与应用 (1) 二-五-十进制异步计数器CT

2、74LS290的逻辑符号如图2-42所示。 当 R0(1) =R0(2) =1或R9(1)= R9(2) =1时,观察异步清零及异步置9功能。 当 R0(1) R0(2) =R9(1) R9(2) =0,CP1=1,在CP0脉冲下降沿作用下,观察输出端Q0 的状态,说明为几进制计数器。,当 R0(1) R0(2) =R9(1) R9(2) =0,CP0=1,在CP1脉冲下降沿作用下,观察输出端Q3Q2Q1的状态,说明为几进制计数器。 当 R0(1) R0(2) =R9(1) R9(2) =0,CP1接Q0,在CP0脉冲下降沿作用下,观察输出端Q3Q2Q1 Q0 的状态,说明为几进制计数器。,(

3、2)用两片CT74LS290组成二十五进制计数器。,用集成触发器构成计数器 (1)图2-40是由JK触发器组成的同步五进制计数器,按图连接线路,CP端加1Hz的连续脉冲信号,用0-1显示并记录输出端Q2Q1 Q0 的逻辑状态。并把结果记录表2-10中。,(2)用七段字形显示译码器显示计数结果。 (3)检查自启功能,将电流所有的无效状态在时钟脉冲的作用下进行检查,看能否进入有效循环状态。,表2-10 计数时序表,74LS08与门,实验五 计数器实验数据,D0,D1,D2,D3,CPU,CPD,CR,Q0,Q1,Q2,Q3,CT74LS192,1,&,1,CP,1.用复位法构成六进制计数器,(1)

4、 N=6,6进制加反馈置 0 信号时 所对应的计数状态为( SN =6)即: 0110 。 (2) 反馈置 0 函数CR=Q2Q0。 (3) 电路图如图1。,图1,D0,D1,D2,D3,CPU,CPD,CR,Q0,Q1,Q2,Q3,CT74LS192,D0,D1,D2,D3,CPU,CPD,CR,Q0,Q1,Q2,Q3,CT74LS192,十位,个位,1,CP,1,(1) N=60,60进制加反馈置 0 信号时 所对应的计数状态为( SN =60)即: 01100000 。 (2) 反馈置 0 函数CR=Q2Q1。 (3) 电路图如图2。,&,1,2.两片CT74LS192构成六十进制计数器

5、,图2,(1) N=25,25进制加反馈置 0 信号时 所对应的计数状态为( SN =25)即: 00100101 。 (2) 反馈置 0 函数CR=Q1Q12Q10。 (3) 电路图如图3。,CT74LS290,R0(1),R0(2),R9(1),R9(2),Q13,Q12,Q11,Q10,CT74LS290,R0(1),R0(2),R9(1),R9(2),Q3,Q2,Q1,Q0,&,图3,2.两片CT74LS290构成二十五进制计数器,个位,十位,一、如何用二输入与非门代换三输入与非门?,二、如何用与非门替代或门?,注意:在实验室只提供了74LS00二输入与非门,若设计中出现了三输入与非门

6、,或者或门,均需适当变换表达式,通过二输入与非门74LS00实现。,1. CT74LS160 和 CT74LS162,Q0,Q1,Q2,Q3,CO,D0,CT74LS192,CPU,CPD,CR,LD,D1,D2,D3,*十进制同步加/减计数器 CT74LS192,BO,1,4,11,5,9,15,10,14,2,3,12,13,7,6,清 零 端 (高电平清零),置数 端,计数器输入端,非同步进位 输出 端,非同步借位 输出 端,加计数端,减计数端,数据输出端,参考资料,74LS192功能说明,CT74LS290,注: 集成异步二 - 五 - 十进制计数器 CT74LS290,(1) CT7

7、4LS290 基本结构与逻辑功能示意图,异步置 0 端,异步置 9 端,五进制计数器的输出端,从高位到低位依次为Q3、Q2、Q1。, 异步置 0 功能:当 R0 = R0A R0B = 1、S9 = S9A S9B = 0 时,计数器异步置 0 。,(2) CT74LS290 的功能, 异步置 9 功能:当 S9 = S9A S9B = 1、R0 = R0A R0B = 0 时,计数器异步置 9 。, 计数功能:当 R0A R0B = 0 且 S9A S9B = 0 时,在 时钟下降沿进行计数。,(3) CT74LS290 的基本应用,从高位到低位依次为 Q3、Q2、Q1、 Q0,构成 842

8、1BCD 码异步十进制计数器,如何构成 N 进制计数器呢?,( 三 ) 利用异步置 0 功能获得 N 进制计数器,* 利用异步置 0 功能获得 N 进制计数器,利用置 0 功能获得 N 进制计数器的关键是: 弄清什么时候要加置 0 信号。,若将输入第 N 个计数脉冲时计数器状态用 SN 表示,则本例中当 S6= 0110 时应加置 0信号。,用 CT74LS290 构成六进制计数器解题思路,首先构成 8421 码十进制计数器,其态序表为,使计数至“6”时自动返回“0000”态,即可实现六进制计数器。下面进行演示:,R0 = Q2 Q1,(3) 画连线图,计数输入,使R0 = R0A R0B =

9、 Q2 Q1,读数的高低位依次为 Q3 Q2 Q1 Q0,置 9 端 S9A 、S9B 不用,应接地。,例 试用 CT74LS290 构成六进制计数器。,(1) 写出 S6 的二进制代码为 S6 = 0110,解:,(2) 写出反馈置 0 函数表达式,应根据 S6 = 0110 和 74LS290 的异步置 0 功能写出: 由于 R0 = R0A R0B 高电平有效,因此,令 R0 = R0A R0B = Q2 Q1。,*利用异步置 0 功能获得 N 进制计数器的方法:,写出加反馈置 0 信号时所对应的计数器状态,即 写出 SN 对应的二进制代码。,写出反馈置 0 函数,即根据 SN 和置 0

10、 端的有效电平 写置 0 输入信号的表达式。,3. 画连线图:注意反馈置 0 函数的连线方法。,例 试用 CT74LS290 构成七进制计数器。,解:,(3)画连线图,为什么?请看举例说明。,用同步和异步置 0 功能构成 N进制计数器的方法一样吗?,* 利用同步置 0 功能构成 N 进制计数器,同步和异步置 0 功能构成 N 进制计数器的方法比较,置 0 有同步和异步之分, 置数也有同步和异步之分。 同步置数与异步置数的区别, 和同步置 0 与异步置 0 的区别相似。,同步置数与异步置数的区别,异步置数与时钟脉冲无关,只要异步置数端出现有效电平,置数输入端的数据立刻被置入计数器。 因此,利用异

11、步置数功能构成 N 进制计数器时,应在输入第 N 个 CP 脉冲时,通过控制电路产生置数信号,使计数器立即置数。,同步置数与时钟脉冲有关,当同步置数端出现有效电平时,并不能立刻置数,只是为置数创造了条件,需再输入一个 CP 脉冲 才能进行置数。 因此,利用同步置数功能构成 N 进制计数器时,应在输入第(N 1)个 CP 脉冲时,通过控制电路产生置数信号,这样,在输入第 N 个 CP 脉冲 时,计数器才被置数。,步骤,(1)确定 N 进制计数器需用的 N 个计数状态,并确定预置数。,利用置数功能构成 N 进制计数器的步骤,(2)写出加反馈置数时所对应的计数器状态:异步置数时, 写出 SN 对应的

12、二进制代码;同步置数时,写出 SN-1 对 应的二进制代码。,(3)写出反馈置数函数:根据 SN (或 SN-1)和置数端的有效 电平写出置数信号的逻辑表达式。,(4)画连线图。,利用置数功能和置 0 功能构成 N 进制计数器的原理有何异同?,利用“161”和 “163”的同步置数功能也可以构成 N 进制计数器。,* 利用置数功能构成 N 进制计数器,反馈法构成 N 进制计数器总结,利用集成计数器的置 0 或置数功能通过反馈控制可构成 N 进制计数器。,反馈法构成 N 进制计数器总结,反馈置 0 法和反馈置数法的主要不同是:反馈置 0 法将反馈控制信号加至置 0 端;而反馈置数法则将反馈控制信号加至置数端,且必须给置数输入端加上计数起始状态值。,设计时,应弄清置 0 或置数功能是同步还是异步的,同步则反馈控制信号取自 SN-1;异步则反馈控制信号取自 SN 。,

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 高等教育 > 大学课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号