《第3章的一些结论》由会员分享，可在线阅读，更多相关《第3章的一些结论（44页珍藏版）》请在金锄头文库上搜索。
1、第3章的一些结论,所有的基本逻辑运算，都有相应的数字器件实现，把一个基本逻辑运算模块称为一个逻辑门，如74LS00内部4个与非门，74LS04内部有六个非门。 逻辑门的内部是由MOS管或三极管等基本元件组成。 每个逻辑门的输入和输出信号之间都会存在延时，器件工艺不同，延时也不同，在ns级。 理想情况下，用+5V表示1，0V表示0,4 组合逻辑电路,教学基本要求,1.熟练掌握组合逻辑电路的分析方法和设计方法 2.掌握编码器、译码器、数据选择器、数值比较器的逻辑功能及其应用； 3.掌握加法器的功能及其应用； 4.学会阅读MSI器件的功能表，并能根据设计要求完成电路的正确连接。 5.正确理解可编程逻
2、辑器件的结构；,组合逻辑电路的一般框图,逻辑函数描述 Li = f (A1, A2 , , An ) (i=1, 2, , m),组合逻辑电路:在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。,组合逻辑电路,输出、输入之间没有反馈延迟通路， 不含记忆单元,2. 组合逻辑电路的分析步骤：,4.1组合逻辑电路分析,(1) 由逻辑图写出各输出端的逻辑表达式；,(2) 化简和变换逻辑表达式；,(3) 列出真值表；,(4) 根据真值表或逻辑表达式，经分析最后确定其功能。,根据已知逻辑电路，经分析确定电路的的逻辑功能。,1. 组合逻辑电路分析,3、组合逻辑电路的分析举例,例1
3、已知逻辑电路如图所示，分析该电路的功能。,1.根据逻辑图写出输出函数的逻辑表达式,2. 列写真值表。,3. 确定逻辑功能：,解：,输入变量的取值中有奇数 个1时，L为1，否则L为0, 电路具有为奇校验功能。,如要实现偶校验，电路？,例2 一个双输入端、双输出端的组合逻辑电路如图所示，分析该电路的功能。,确定逻辑功能：半加器,(1) 由逻辑图写出各输出端的逻辑表达式；,2. 列出真值表。,0,1,1,0,0,0,0,1,例2 试分析下图所示组合逻辑电路的逻辑功能。,解：1、根据逻辑电路写出各输出端的逻辑表达式，并进行化简和变换。,X = A,2、列写真值表,X = A,真值表,0,0,0,0,1
4、,1,1,1,0,0,1,1,1,1,0,0,0,1,0,1,1,0,1,0,这个电路逻辑功能是对输入的二进制码求反码。最高位为符号位，0表示正数，1表示负数，正数的反码与原码相同；负数的数值部分是在原码的基础上逐位求反。,3、确定电路逻辑功能,当A为0时，输出Y、Z分别与所对应的输入B、C相同； 当A为1时，输出Y、Z分别是输入B、C 取反。,例4:分析下图所示逻辑电路。,1、根据逻辑图写出输出函数的逻辑表达式,Y1 Y2 Y3,0000000000011111,0000001111100000,1111110000000000,2. 列写真值表。,3. 确定逻辑功能：,判断输入4位二进制数
5、的数值范围,11(DCBA)10 15, Y1=1,6 (DCBA)1010, Y2=1,0 (DCBA)10 5, Y3=1,组合逻辑电路的设计：根据实际逻辑问题，求出所要求逻辑 功能的最简单逻辑电路。,电路要最简：所用器件数最少；器件种类最少；器件之间的连线也最少。,4.2 组合逻辑电路的设计,逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；,2、根据逻辑描述列出真值表；,3、由真值表写出逻辑表达式;,5、 画出逻辑图。,（1） 采用SSI-与或式：乘积项少；乘积项所含变量数少；,4、根据器件的类型,简化和变换逻辑表达式,（2） 采用MSI-所用芯片数最少;,
6、（3） 采用PLD,组合逻辑电路的设计步骤,例1 有一火灾报警系统，设有烟感、温感和紫外光感三种不同类型的火灾探测器。为了防止误报警，只有当其中有两种或两种类型以上的探测器发出火灾探测信号时，报警系统发出报警信号.试设计产生报警信号的逻辑电路。,输出（F）：电路的报警信号。 “1”：产生报警信号， “0”：不产生报警信号。,解：1、逻辑抽象,输入变量（A、B、C）：烟感、温感和紫外光感三种探测器的探测信号。 “1”：表示有火灾探测信号， “0”：表示没有火灾探测信号；,3、根据器件的类型,简化和变换逻辑表达式,2、列写真值表，求得最简与或表达式。,(1) 若采用与非器件：,(2) 若采用或非器
7、件：,(3) 若采用与或非器件？,(电路略),Verilog: 条件语句-ifelse,if（表达式）语句；,if（表达式） 语句1； else 语句2；,if（表达式1） 语句1； else if（表达式2）语句2； else if（表达式m）语句m； else 语句m+1;,注意： 1、当表达式为0、x或z时都按照“假”来处理 2、if(expression)等价于if(expression=1) if(!expression)等价于 If(expression!=1) 3、慎重使用if语句的嵌套,Verilog: 条件语句-ifelse,module alarm(A,B,C,F) inp
8、ut A,B,C; output F; assign F=(A,reg F; always(A or B or C) begin if (A end,Verilog: 条件语句-ifelse,reg F; always(A or B or C) begin if(A=1 end,Verilog: 条件语句,wire 1:0 sum; assign sum = A + B + C; assign F = ( sum = 2 ) ? 1 : 0;,reg1:0 sum; always (A or B or C) begin sum = A + B + C; if (sum = 2) F = 1;
9、else F = 0; end,Verilog:-ifelse使用不当,always (al or d) begin if(al) q=d; end,always (al or d) begin if(al) q=d; else q=0; end,此程序没有写出al为其他值的情况， 在编译器中，将视为在其他情况下保持原值不变，实际上完成的是一个锁存器的功能。等价于：,例4 水槽由两台水泵 L1 、L2供水。A、B、C为三个水位检测仪，当水位低于水位检测仪时，它们输出高电平，当水位高于水位检测仪时，它们输出低电平。试用逻辑门设计一个控制两台水泵供水的电路，要求:,1、当水位超过C点时： 水泵L1
10、 、L2均停止工作; 2、当水位超过B点，低于C点时： 仅L1工作; 3、当水位超过A点，低于B点时： 仅L2工作; 4、当水位低于A点时： 水泵L1 、L2同时工作;,输入变量（ABC ）：为三个检测仪的输出 逻辑1：水位低于水位检测仪； 逻辑0：水位高于水位检测仪。,输出变量（L1， L2）：两个水泵 逻辑1：水泵工作； 逻辑0：水泵不工作。,1、逻辑抽象：,当水位超过C点时，L1 、L2均停止工作;,2、列真值表,当水位超过B点，低于C点时仅L1工作;,当水位低于A点时，L1 、L2同时工作。,当水位超过A点，低于B点时仅L2工作;,3、由真值表写出逻辑表达式简化和变换逻辑表达式,4、画
11、出逻辑电路（略）,Verilog: 条件语句-ifelse,reg L1, L2; always (A or B or C) begin if (C=0) begin L1=0; L2=0; end else if(B=0) begin L1=1; L2=0; end else if(A=0) begin L1=0; L2=1; end else begin L1=1; L2=1; end end,格 雷 码,C=1,试设计一可逆的四位码变换器。在控制信号C =1时，它将二进制码转换为格雷码；C = 0时，它格雷码将转换为二进制码。,电路框图,C = 1,C = 0,2、简化和变换逻辑表达式(
12、以g3、g2为例）,C = 1,g3=X3,C = 0（以b3、b2为例）,画出逻辑电路图.(略),y3 = ?,y2= ?,4.3 组合逻辑电路中的竞争冒险,不考虑门的延时 =0,考虑门的延时,竞争：由于逻辑门存在延时时间,信号经由不同的路径达到某一会合点的时间有先有后的现象;,冒险：由于竞争而引起电路输出发生瞬间错误现象称为冒险。 冒险表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。,由于实际逻辑门有延迟时间如果从输入到输出的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，可能会使逻辑电路产生竞争冒险。,4.3 组合逻辑电路中的竞争冒险,4.3.1产生竞争冒险的原因,当
13、电路输出端的逻辑函数表达式，在一定条件下可以简化成 两个互补信号相乘或者相加，即,并且在互补信号的状态发生 变化时可能出现冒险现象。,或者,分析下图所示的逻辑电路是否会产生的竞争冒险.,L为两个互补信号相加因此，该电路存在竞争冒险。,，,当A=B=1时,4.3.2 消去竞争冒险的方法,1. 发现并消除互补变量,B = C = 0时,2. 增加乘积项,避免互补项相加,，,当A=B=1时，根据逻辑表达式有,当A=B=1时,3. 输出端并联电容器,如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可以在输出端并联一电容器，其容量为420pF之间。致使输出波形上升沿和下降沿变化比较缓慢，可对于很窄的负跳
14、变脉冲起到平波的作用。 在对波形要求较严格时，应再加整形电路。,O,O,A,A,B,B,AB,AB,受血者,输血者,例2 人类有 O、A、B、AB种基本血型，输血者与受血者的血型必须符合图示原则。试用与非门设计一血型关系检测电路，用以检测输血者与受血者之间的血型如果符合，输出为1，否则为0。,解：1、逻辑抽象：输血者的种血型和受血者的种血型都是输入变量，二者之间的关系是否符合上述原则为输出函数L。 为了使电路最简，考虑用两个变量的四种组合表示种血型，共需个输入变量。,解 1、 作出卡诺图，化简得到最简与或表达式。,第三步： 画逻辑图。,Verilog : 条件语句-case,case（表达式）
15、 endcase；,casez（表达式） endcase； /用来处理不必考虑高阻值z的比较过程；,casex（表达式） endcase； /用来处理不必考虑高阻z和不定值x的比较过程；,1、每个case分支表达式必须互不相同； 2、case中表达式的宽度必须完全一致。,Verilog : 条件语句-case,parameter O=2b00, A=2b01, B=2b10, AB=2b11; always (C or D or E or F) begin case (C, D) O : begin L=1; end A : begin if(E,F=A )|(E,F = AB) L=1; else L=0; end B : ; AB : ; default : L=0; endcase end,
