第05章.微机的存储器

《第05章.微机的存储器》由会员分享，可在线阅读，更多相关《第05章.微机的存储器（71页珍藏版）》请在金锄头文库上搜索。

1、微机的存储器,5.1 存储器的分类与组成,5.2 随机存取存储器（）,5.3 只读存储器（）,5.4 存储器的连接,5.5 内存条技术的发展,5.6 外部存储器,5.7 光盘存储器,第五章 微机的存储器,1、按存取速度和在计算机系统中的地位分类 两大类：内存（主存）和外存（辅存）,内存：CPU可以通过系统总线直接访问的存储器，用以存储计算机当前正在使用的程序或数据,外存：用来存放相对来说不经常使用的程序或者 数据或者需要长期保存的信息。不能被CPU直接访问。 CPU需要使用这些信息时，必须要通过专门的设备（如磁盘，磁带控制器等）把信息成批的传送至内存来（或相反）外存只与内存交换信息,5.1 存

2、储器的分类与组成,图5.1为CPU与存储器的连接结构示意图。图中内存由半导体存储器芯片组成，外存则有磁带、硬磁盘和软磁盘等。,一、半导体存储器的分类,按使用的功能可分为两大类：随机存取存储器RAM(Random Access memory)和只读存储器ROM(Read Only Memory)。,二、半导体存储器的组成,由存储体、地址选择电路、输入输出电路和控制电路组成。, 存储体,每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据 存储容量与地址、数据线个数有关： 芯片的存储容量2MN 存储单元数存储单元的位数 M：芯片的地址线根数 N：芯片的数据线根数, 地

3、址译码电路,单译码结构(小容量) 双译码结构(大容量) 双译码可简化芯片设计 主要采用的译码结构, 片选和读写控制逻辑,片选端CS或CE 有效时，可以对该存储器芯片进行读写操作 输出OE或RD 控制读操作。有效时，芯片内数据输出 该控制端对应系统的读控制线 写WE或WR 控制写操作。有效时，数据进入芯片中 该控制端对应系统的写控制线,5.2 随机存取存储器,静态RAM SRAM 2114 SRAM 6116,动态RAM DRAM 4116 DRAM 2116,一、静态随机存取存储器SRAM （一）SRAM的基本存储电路 由个管组成的触发器.,（二）静态RAM的组成,1.读出过程 （1）地址码加

4、到RAM芯片的地址输入端，经X与Y地址译码器译码，产生行选与列选信号，选中某一存储单元，该单元中存储的代码，经一定时间，出现在IO电路的输入端。电路对读出的信号进行放大、整形，送至输出缓冲寄存器。缓冲寄存器一般具有三态控制功能，没有开门信号，所存数据还不能送到DB上。,（三）静态RAM的读/写过程,（2）在送上地址码的同时，还要送上读/写控制信号（R/W或RD、WR）和片选信号（CS）。读出时，使R/W，CS，这时，输出缓冲寄存器的三态门将被打开，所存信息送至DB上。于是，存储单元中的信息被读出。,（四）静态RAM芯片举例 常用的Intel 6116 是CMOS静态RAM芯片，它的存储容量为2

5、K8位：,4,16,数据线，8根,7,动态RAM芯片是以MOS管栅极电容是否充有电荷来存储信息的,二、动态随机存储器(DRAM),(一）动态基本存储电路 三管动态基本存储电路,写入操作时，写选择线上为高电平，1导通。待写入的信息由写数据线通过1加到2管的栅极上，对栅极电容Cg充电。若写入，则Cg上充有电荷；若写入，则Cg上无电荷。写操作结束后，1截止，信息被保存在电容Cg上。,读出操作时，先在4管栅极加上预充电脉冲，使4管导通，读数据线因有寄生电容CD而预充到（）。然后使读选择线为高电平，3管导通。若2管栅极电容Cg上已存有“”信息，则2管导通。这时，读数据线上的预充电荷将通过3,2而泄放，于

6、是，读数据线上为。若2管栅极电容上所存为“”信息，则2管不导通，则读数据线上为。因此，经过读操作，在读数据线上可以读出与原存储相反的信息。若再经过读出放大器反相后，就可以得到原存储信息了。,刷新,单管动态基本存储电路,写入时，使字选线上为高电平，T1管导通，待写入的信息由位线D（数据线）存入Cs。 读出时，同样使字选线上为高电平，T1管导通，则存储在Cs上的信息通过T1管送到D线上，再通过放大，即可得到存储信息。,Intel 2116 16K1,（二）动态RAM芯片举例,Intel 2116的内部结构如图5.11所示：,动态RAM和静态RAM怎么选择？P182,需要注意： 虽然单个单元的读写，

7、DRAM比SRAM快，但是对于需要刷新的DRAM来说，每隔一段时间就需要耗费一定的时间刷新，所以整体速度SRAM比DRAM快,一、只读存储器存储信息的原理和组成,.3 只读存储器（）,当字线上加有选中信号时，如果电子开关是断开的，位线上将输出信息；如果是接通的，则位线经接地，将输出信息0。,ROM的组成由地址译码电路、存储矩阵、读出电路及控制电路等部分组成。图5.13是有16个存储单元、字长为1位的ROM示意图。,（一）不可编程掩模式MOS只读存储器 由器件制造厂家根据用户事先编好的机器码程序，把0、1信息存储在掩模图形中而制成的ROM芯片。这种芯片制成以后，它的存储矩阵中每个MOS管所存储的

8、信息0或1被固定下来，不能再改变，而只能读出。,二、只读存储器的分类,（二）可编程存储器 用户在使用前可以根据自己的需要编制ROM中的程序。熔丝式PROM的存储电路相当于图5.12的元件原理图,（三）可擦除、可再编程的只读存储器,若EPROM中写入的信息有错或不需要时，可用两种方法来擦除原存的信息。 一种是利用专用的紫外线灯对准芯片上的石英窗口照射1020分钟，即可擦除原写入的信息。这种方法只能把存储的信息全部擦除后再重新写入,采用金属氮氧化物硅（MNOS）工艺生产的MNOS型PROM，它是一种利用电来改写的可编程只读存储器，即EEPROM,（一）Intel 2716的引脚与内部结构 2716

9、 EPROM芯片的容量为2K8位,三、EPROM芯片实例-Intel 2716,（二）2716的工作方式 2716的工作方式见表5.3所示：,5.4.1 存储芯片的扩充,存储芯片的数据线 存储芯片的地址线 存储芯片的片选端 存储芯片的读写控制线,5.4 存储器的连接（重点）,1、位数的扩充,两片2114（1K X 4 ）构成1K X 8,多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数 其它连接都一样 这些芯片应被看作是一个整体 常被称为“芯片组”,芯片的地址线和芯片的容量有关，通常少于系统地址线的根数（20根） 连接时，通常把芯片的地址线与系统的低位地址总线相连 称与芯片相连的系统低

10、位地址线为片内地址 寻址时，这部分地址的译码是在存储芯片内完成的，所以又称为“片内译码”,2、地址的扩充,背景知识：,片内译码,A9A0,存储芯片,系统总线的高位地址？,存储系统常需利用多个存储芯片扩充容量 也就是扩充了存储器地址范围 进行“地址扩充”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址 这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现,系统总线的高位地址，参与译码，选中不同的存储器芯片,地址扩充（字扩充）,片选端,D7D0,A19A10,A9A0,A9A0,D7D0,（1K8）,A9A0,D7D0,译码器,0000000001,0000000000,（

11、1K8）,用4片16K8位的存储器芯片组成64K8位存储器连接线路。,各芯片的地址取值范围,根据容量求芯片个数 各芯片数据线并联，且与数据总线相应相连 各芯片地址线并联，连接到相应的低位地址总线 高位地址线接到译码器，译码器输出端作为各芯片的片选 读写控制信号并联，与控制总线相应的信号连接,地址扩充归纳如下：,3、综合扩充,用8片4K4位的存储器芯片组成16K8位的存储器,第一片,第一组,A0,A11,芯片组,内存,n1m1,芯片,n1M,K=M/m1,NM,L=N/n1,综合扩充：,综合扩充：,习题：5.15,y0,y1,y2,y3,y4,y5,y6,y7,CE1,CE2,CE8,A11,A

12、12,A13,G2A,G2B,G1,A,B,C,关于译码（1）：74LS138译码器,某计算机有地址线18位，数据线8位，现选用4K4位的静态RAM芯片组成该机的内存，问 1、该机允许的最大内存空间多大？256KB 2、若设定基本的芯片模块容量为32K8，该机共需几个这样的模块？8 3、每个模块内包含多少个4K4位的RAM芯片？16 4、主存共需多少个RAM芯片？CPU如何选择这些模块？128 CPU选择各模块的方法是：地址线A14A0为模块内连接，用地址线A17，A16，A15通过一个38译码器，其输出端作为8各模块的片选端,一台8位微机的地址总线为16条，其RAM存储器容量为32KB，首地

13、址为4000H，且地址是连续的。问可用的最高地址是多少？BFFFH,用8片2114（1K4）构成的4K8的存储器，与8位的一个微处理器相连，求：每组芯片的地址范围，存储器有没有重叠区？,关于译码（2）：全译码,所有的系统地址线均参与对存储单元的译码寻址 包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码） 采用全译码，每个存储单元的地址都是唯一的，不存在地址重复 译码电路可能比较复杂、连线也较多,全译码示例,只有部分（高位）地址线参与对存储芯片的译码 每个存储单元将对应多个地址（地址重复），需要选取一个可用地址 可简化译码电路的设计 但系统的部分地

14、址空间将被浪费,关于译码（3）：部分译码,部分译码示例,只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组） 虽构成简单，但地址空间严重浪费 必然会出现地址重复 一个存储地址会对应多个存储单元 多个存储单元共用的存储地址不应使用,关于译码（4）：线选译码,线选译码示例,切记： A14 A1300的情况不能出现 00000H01FFFH的地址不可使用,二、存储器与8086CPU的连接,1.ROM与8086CPU的连接 以1字节宽度输出组织的芯片，在连接到8086系统时，为了存储16位指令字，要使用两片这类芯片并联,当微机系统的存储器容量少于16K字时，宜采用静态RAM芯片 8086

15、 CPU无论是在最小方式或最大方式下，都可以寻址1MB的存储单元，存储器均按字节编址,2.静态RAM与8086CPU芯片的连接,（一）CPU外部总线的负载能力 在小系统中，CPU可以与存储器直接相连。 较大的存储系统中，连接的存储器芯片片数较多，就会造成总线过载，应采用加缓冲器或总线驱动器等方法来增加总线的驱动能力。,三、存储器与CPU连接应该注意的一些问题,（二）各种信号线的配合与连接,数据线：数据传送一般是双向的。而输入线与输出线分开的芯片，则要外加三态门，才能与CPU数据总线相连,地址线：存储器的地址线一般可以直接接到CPU的地址总线。而大容量的动态RAM，为了减少引线的数目，往往采用分时输入的方式，这时，需在CPU与存储器芯片之间加上多路转换开关，用CAS与RAS分别将地址的高位与低位送入存储器。 控制线：CPU通过控制线送出命令，以控制存储器的读写操作，以及送出片选信号、定时信号等,（三）CPU的时序与存储器的存储速度之间的匹配,（四）存储器的地址分配及片选信号的产生,DRAM2164(64K1)外部引脚有（ ） A、16条地址线，2条数据线 B、8条地址线，1条数据线 C、16条地址线，1条数据线 D、8条地址线，2条数据线,某计算机的字长是32位，它的存储容量是64KB，若按字编址，它的寻址范围是（ ） A、16K B、1