第4章主存储器概要

《第4章主存储器概要》由会员分享，可在线阅读，更多相关《第4章主存储器概要（95页珍藏版）》请在金锄头文库上搜索。

1、1、存储器概述 外部特性，性能参数，层次结构 2、静态存储器和动态存储器存储单元构成 一位存储单元及存储阵列，多端口SRAM 3、半导体ROM存储器 MROM，PROM，EPROM，EEPROM，FLASH 4、存储器芯片构成以及存储器主要技术指标 5、存储器扩展技术 位、字、字位扩展,第四章 主存储器,本章将解决的主要问题,1、半导体存储器的分类、组成及组成部件的作用及工作原理、读/写操作的基本过程。 2、SRAM、DRAM芯片的组成特点、工作过程、典型芯片的引脚信号、了解DRAM刷新的基本概念。 3、半导体存储器的主要技术指标、芯片的扩充、CPU与半导体存储器间的连接。,4.1 主存储器处

2、于全机中心地位,(1) 当前计算机正在执行的程序和数据(除了暂存于CPU寄存器的)均存放在存储器中。CPU直接从存储器取指令或存取数据。,(2) 计算机系统中输入输出设备数量增多，数据传送速度加快，因此采用了直接存储器存取(DMA)技术和I/O通道技术，在存储器与输入输出系统之间直接传送数据。,(3) 共享存储器的多处理机的出现，利用存储器存放共享数据，并实现处理机之间的通信，更加强了存储器作为全机中心的地位。,由于中央处理器都是由高速器件组成，不少指令的执行速度基本上取决于主存储器的速度。所以，计算机解题能力的提高、应用范围的日益广泛和系统软件的日益丰富，无一不与主存储器的技术发展密切相关。

3、,存储器概述,1、存储器：是计算机系统中的记忆设备，用来存放程序和数据。 2、存储元：存储器的最小组成单位，用以存储1位二进制代码。 3、存储单元：是CPU访问存储器基本单位，由若干个具有相同操作属性的存储元组成。 4、单元地址：在存储器中用以表识存储单元的唯一编号，CPU通过该编号访问相应的存储单元。 5、字存储单元：存放一个字的存储单元，相应的单元地址叫字地址。 6、字节存储单元：存放一个字节的存储单元，相应的单元地址叫字节地址 7、按字寻址计算机：可编址的最小单位是字存储单元的计算机。 8、按字节寻址计算机：可编址的最小单位是字节的计算机。 9、存储体：存储单元的集合，是存放二进制信息的

4、地方,几个基本概念,存储器各个概念之间的关系,单元地址,0000 0001 . . . . . . . . XXXX,存储单元,存储元,存储容量,存储体,4.2 存储器分类,1. 按存储介质分 半导体存储器：用半导体器件组成的存储器。 磁表面存储器：用磁性材料做成的存储器。 2. 按存储方式分 随机存储器：任何存储单元的内容都能被随机存取，且存取 时间和存储单元的物理位置无关。 顺序存储器：只能按某种顺序来存取，存取时间和存储单元 的物理位置有关。,3. 按存储器的读写功能分 只读存储器(ROM)：存储的内容是固定不变的，只能读出而 不能写入的半导体存储器。 随机读写存储器(RAM)：既能读出

5、又能写入的半导体存储器。 4. 按信息的可保存性分 非永久记忆的存储器：断电后信息即消失的存储器。 永久记忆性存储器：断电后仍能保存信息的存储器。,5. 按在计算机系统中的作用分 根据存储器在计算机系统中所起的作用，可分为: 主存储器、辅助存储器、高速缓冲存储器、 控制存储器等。,半导体存储器,存储器层次结构,容量大，速度快，成本低。 为解决三者之间的矛盾，目前通常采用多级存储器体系结构， 即使用高速缓冲存储器、主存储器和外存储器。, 对存储器的要求是：,存储器的用途和特点,4.3 主存储器的技术指标,存储容量；存取时间(存储器访问时间）、存储周期和存储器带宽；可靠性；功耗及集成度。,可靠性

6、主存储器的可靠性通常用平均无故障时间 MTBF (Mean Time Between Failures)来表征。MTBF指连 续两次故障之间的平均时间间隔。显然，MTBF越长 ，意味着主存的可靠性越高，, 功耗 作为目前的主存储器的主体的半导体存储器的功耗包 括“维持功耗”和“操作功耗”，应在保证速度的前提下 尽可能地减小功耗，特别是要减小“维持功耗”。 集成度 所谓集成度是指在一片数平方毫米的芯片上能集成 多少个存储单元，每个存储单元存储一个二进制位， 所以集成度常表示为位/片。,4.4主存储器的基本操作,主存储器用来暂时存储CPU正在使用的指令和数据，它和CPU的关系最为密切。主存储器和C

7、PU的连接是由总线支持的，连接形式如图所示。,SRAM存储器,DRAM存储器,4.5 读写存储器,主存储器的逻辑组成,保持1，0 的双稳态 电路,1000H 1001H 1002H 1003H 1004H 1005H,地址 内容,存储单元,SRAM存储器,1.基本存储元,基本存储元是组成存储器的基础和核心,它用来存储一位二进制信息0或1。,六管基本存储单元电路,六管SRAM存储器两种状态,T4,T3,Vss(0V),T1,T2,T5,T7,T8,T6,VDD(5V),Y地址译码线,I/O,A,B,X地址译码线,六管SRAM存储器读操作,T4,T3,Vss(0V),T1,T2,T5,T7,T8,

8、T6,VDD(5V),Y,X地址译码线,I/O,A,B,D,六管SRAM存储器写操作,T4,T3,Vss(0V),T1,T2,T5,T7,T8,T6,VDD(5V),I/O,A,B,D,X地址译码线,Y地址译码线,X0,X1,X2,X3,存储矩阵,64x64 存储矩阵,I/O电路,161 bit SRAM,2.SRAM存储器的组成,一个SRAM存储器由存储体、读写电路、地址译码电路和控制电路等组成。,X向驱动器,I/O 电 路,n位X向地址,DBUS,控制电路,X向地址译码器,3.SRAM存储器芯片实例,4.存储器的读、写周期,在与CPU连接时, CPU的控制信号与存储器的读、写周期之间的配合

9、问题是非常重要的。 读周期: 读周期时间与读出时间是两个不同的概念。 读出时间从给出有效地址到外部数据总线上稳定地出现所 读出的数据信息所经历的时间。 读周期时间则是存储器进行两次连续读操作时所必须间隔 的时间，它总是大于或等于读出时间。 ,SRAM存储器时序,地址有效CS有效数据输出CS复位地址撤销,静态存储器的读周期,Adr CS WE DOUT,地址对片选的建立时间 tsu AdrCS,片选读时间taCS,片禁止到输出的传输延迟tPLH CSDOUT,CPU必须在这段时间内取走数据,静态存储器的写周期,写周期： 地址有效CS有效数据有效CS复位（数据输入）地址撤销,常用典型的SRAM芯片

10、有6116、6264、62256等。,SRAM芯片实例,SRAM 6116 (2K 8),DRAM存储器,1.三管动态存储元,2.单管动态存储元,T1,DRAM的单管存储单元: 读,DRAM的单管存储单元: 写,单管DRAM的存储矩阵,读操作 行选择线为高电平，使存储电路中的T1管导通，于是，使连在每一列上的刷新放大器读取电容C上的电压值。刷新放大器的灵敏度很高，放大倍数很大，并且能将从电容上读得的电压值折合为逻辑“0”或者逻辑“1”。 列地址（较高位地址）产生列选择信号，有了列选择信号，所选中行上的基本存储电路才受到驱动，从而可以输出信息。 在读出过程中，选中行上的所有基本存储电路中的电容都

11、受到打扰，因此为破坏性读出。为了在读出之后，仍能保存所容纳的信息，刷新放大器对这些电容上的电压值读取之后又立即进行重写。,写操作 行选择线为“1”；T1管处于可导通的状态，如果列选择信号也为“1”则此基本存储电路被选中，于是由数据输入输出线送来的信息通过刷新放大器和T1管送到电容C。 刷新 虽然进行一次读写操作实际上也进行了刷新，但是，由于读写操作本身是随机的，所以，并不能保证所有的RAM单元都在2ms中可以通过正常的读写操作来刷新，由此，专门安排了存储器刷新周期完成对动态RAM的刷新。, 集成度高，功耗低 具有易失性，必须刷新。 破坏性读出，必须读后重写 读后重写，刷新均经由刷新放大器进行。

12、 刷新时只提供行地址，由各列所拥有的刷新放大器， 对选中行全部存储细胞实施同时集体读后重写(再生)。,DRAM的电气特征：,内部结构16K1,2.DRAM存储芯片实例,Intel 2164(64K1)引脚,A0A7：地址输入线 RAS：行地址选通信号线，兼起片选信号作用（整个读写周期，RAS一直处于有效状态） CAS：列地址选通信号线 WE：读写控制信号 0-写 1-读 Din：数据输入线 Dout：数据输出线,DRAM时序,读周期： 行地址有效行地址选通列地址有效列地址选通数据输出行选通、列选通及地址撤销,DRAM时序,写周期： 行地址有效行地址选通列地址、数据有效列地址选通数据输入行选通、

13、列选通及地址撤销,3.DRAM的刷新,(1) DRAM的刷新 不管是哪一种动态RAM，都是利用电容存储电荷的原理来保存信息的，由于电容会逐渐放电，所以，对动态RAM必须不断进行读出和再写入，以使泄放的电荷受到补充，也就是进行刷新。 动态MOS存储器采用“读出”方式进行刷新, 先将原存信息读出，再由刷新放大器形成原信息并重新写入。,(2) 刷新周期 从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，这一段时间间隔叫刷新周期。 一般为2ms, 4ms, 8ms。 (3) 刷新方式 常用的刷新方式有三种: 集中式、分散式、异步式。,在整个刷新间隔内，前一段时间重复进行读/写周期或维持

14、 周期，等到需要进行刷新操作时，便暂停读/写或维持周期，而 逐行刷新整个存储器，它适用于高速存储器。, 集中式刷新,例如：对128128矩阵存储器刷新。,刷新时间相当于128个读周期； 设刷新周期为2ms，读/写周期为0.5s，则 刷新周期有4000个周期，其中 3782个周期（1936 s）用来读/写或维持信息； 128个周期（64 s）用来刷新操作； 当3781个周期结束，便开始进行128个周期，64 s的刷新操作。,集中式刷新适用于高速存储器。 存在不能进行读写操作的死区时间.,把一个存储周期tc分为两半，周期前半段时间tm用来读/写操作或维持信息，周期后半段时间tr作为刷新操作时间。这

15、样，每经过128个系统周期时间，整个存储器便全部刷新一遍。, 分散式刷新,分散式刷新系统速度降低，但不存在停止读写操作的死时间。, 异步式刷新,是前两种方式的结合。,例如：对2116来说，在2ms中内把128行刷新一遍。 2000s 128 15.5 s 即：每15.5 s 刷新一行。,例: 说明1M1位DRAM片子的刷新方法，刷新周期定为8ms。, 1M位的存储单元排列成 5122048的矩阵； 如果选择一个行地址进行刷新， 刷新地址为A0A8（29）， 因此这一行上的2048个存储元同时进行刷新； 在8ms内进行512个周期的刷新； 刷新方式可采用： 在8ms中进行512次刷新操作的集中刷新方式； 按8ms51215.5s刷新一次的异步刷新方式。,练习:,有一个1K4位的动态RAM蕊片（蕊片内是6416结构）构成，问： （1） 采用异步刷新方式，如单元刷新时间间隔不超过2ms，则刷新信号周期是多少？ （2） 如果用集中刷新方式，存储的刷新一遍最少用多少读写周期？死时间率是多少？设T单位为0.1us。,解：1、采用异步刷新方式，在2ms时间内分散地把64行刷新一遍，故刷新时间间隔为2ms/64=31.25us，即可取刷新信号周期为31