《第二篇：硬件结构-bus》由会员分享，可在线阅读，更多相关《第二篇：硬件结构-bus（44页珍藏版）》请在金锄头文库上搜索。
1、计算机组成原理,主讲人：张海英 时 间：2013-2014学年第二学期,厦门大学国家示范性软件学院,目录,厦门大学 软件学院,第二篇 硬件结构,第三章,Diagram 2,系统总线,Diagram 2,第五章,存储器,第四章,输入输出系统,厦门大学 软件学院,第三章 总线的基本概念,3.1,Diagram 2,总线的基本概念,总线的分类,总线特性及性能指标,Diagram 2,总线结构,总线控制,厦门大学 软件学院,厦门大学 软件学院,3.1 总线的基本概念,一、为什么要用总线,二、什么是总线,三、总线上信息的传送,串行,并行,3.1,厦门大学 软件学院,四、总线结构的计算机举例,1. 面向
2、CPU 的双总线结构框图,中央处理器 CPU,3.1,厦门大学 软件学院,2. 单总线结构框图,3.1,厦门大学 软件学院,3. 以存储器为中心的双总线结构框图,主存,厦门大学 软件学院,3.2 总线的分类,1.片内总线,2.系统总线,芯片内部 的总线,双向 与机器字长、存储字长有关,单向 与存储地址、 I/O地址有关,有出 有入,计算机各部件之间 的信息传输线,存储器读、存储器写 总线允许、中断确认,中断请求、总线请求,3.2,厦门大学 软件学院,3. 通信总线,串行通信总线,并行通信总线,传输方式,厦门大学 软件学院,3.3 总线特性及性能指标,一、总线物理实现,3.3,厦门大学 软件学院
3、,二、 总线特性,尺寸、形状、管脚数 及 排列顺序,传输方向 和有效的 电平 范围,每根传输线的 功能,信号的 时序 关系,3.3,厦门大学 软件学院,三、总线的性能指标,数据线 的根数,每秒传输的最大字节数（MBps）,同步、不同步,地址线 与 数据线 复用,地址线、数据线和控制线的 总和,负载能力,并发、自动、仲裁、逻辑、计数,3.3,厦门大学 软件学院,ISA EISA VESA(LV-BUS) PCI AGP RS-232 USB,总 线 标 准,四、总线标准,3.3,厦门大学 软件学院,三、总线的性能指标,厦门大学 软件学院,3.4 总线结构,一、单总线结构,3.4,厦门大学 软件学
4、院,1. 双总线结构,具有特殊功能的处理器， 由通道对I/O统一管理,二、多总线结构,3.4,厦门大学 软件学院,2. 三总线结构,3.4,厦门大学 软件学院,3. 三总线结构的又一形式,3.4,厦门大学 软件学院,4. 四总线结构,3.4,厦门大学 软件学院,2. VL-BUS局部总线结构,3.4,厦门大学 软件学院,3. PCI 总线结构,3.4,厦门大学 软件学院,4. 多层 PCI 总线结构,厦门大学 软件学院,3.5 总线控制,一、总线判优控制,总线判优控制,分布式,集中式,1. 基本概念,链式查询,计数器定时查询,独立请求方式,3.5,厦门大学 软件学院,2. 链式查询方式,3.5
5、,厦门大学 软件学院,3. 计数器定时查询方式,3.5,厦门大学 软件学院,4. 独立请求方式,3.5,厦门大学 软件学院,二、总线通信控制,1. 目的,2. 总线传输周期,主模块申请，总线仲裁决定,主模块向从模块 给出地址 和 命令,主模块和从模块 交换数据,主模块 撤消有关信息,解决通信双方 协调配合 问题,3.5,厦门大学 软件学院,由 统一时标 控制数据传送,充分 挖掘 系统 总线每个瞬间 的 潜力,3. 总线通信的四种方式,采用 应答方式 ，没有公共时钟标准,同步、异步结合,3.5,厦门大学 软件学院,(1) 同步式数据输入,3.5,厦门大学 软件学院,(2) 同步式数据输出,3.5
6、,厦门大学 软件学院,例3.1：假设总线的时钟频率为100MHz，总线的传输周期为4个时钟周期，总线的宽度为32位，试求总线的数据传输率。若想提高一倍数据传输率，可采取什么措施？ 解： (1)根据总线时钟频率为100MHz，得 1个时钟周期为1/100MHz=0.01us 总线传输周期为0.01us4=0.04us 由于总线的宽度为32位=4B（字节） 故总线的数据传输率为4B/（0.04us）=100MBps (2)若想提高一倍数据传输率 方法一：在不改变总线时钟频率的前提下，将数据线的宽度改为64位 方法二：保持数据宽度为32位，使总线的时钟频率增加到200MHz,3.5,厦门大学 软件学
7、院,不互锁,半互锁,全互锁,(3) 异步通信,3.5,厦门大学 软件学院,例3.2：在异步串行传输系统中，假设每秒传输120个数据帧，其字符格式规定包含1个起始位、7个数据位、1个奇校验位、1个终止位，试计算波特率。,解：,根据题目给出的字符格式，一帧包含1+7+1+1=10位 故波特率为(1+7+1+1)120=1200 bps =1200波特,3.5,厦门大学 软件学院,例3.3：画图说明用异步串行传输方式发送8位十六进制数据95H。要求字符格式为：1位起始位，8位数据位，1位偶校验位，1位终止位。 解： 异步串行在起始位之后传输的是数据位的最低位（95H 的最低位D0=1),而且数据的最
8、高位（ 95H的最低位 D7=1）传输之后传输校验位，最后是终止位。数据 95H的偶校验位为0，其波形图如图3.20所示。,3.5,厦门大学 软件学院,由于异步串行通信字符格式中包含若干附加位，如起始位、终止位、校验位，而且终止位有1位、1.5位、2位之分，若只考虑有效数据位，可用比特率来衡量异位串行通信的数据传输速率，即单位时间内传送二进制有效数据的位数，单位用bps表示。 为了提高速度，将异步串行传送中这些附加位去掉，就可 以采用同步传送，在同步传送时，据块开始处要用同步字符 SYN来指明，如图3.21所示。,同步传送速度高于异步传送速度，可达500千波特，而异步通信传送一般为501920
9、0 波特,3.5,厦门大学 软件学院,例3.4：在异步串行传输系统中，若字符格式为：1位起始位、8位数据位、1位奇校验位、1位终止位。假设波特率为1200bps,求这时的比特率。 解： 根据题目给出的字符格式，有效数据位为8位，而传送一个字符需要1+8+1+1=11位，故比特率为 1200（8/11）= 872.72 bps,3.5,厦门大学 软件学院,(4) 半同步通信,（同步、异步 结合）,3.5,厦门大学 软件学院,以输入数据为例的半同步通信时序,T1 主模块发地址,T2 主模块发命令,T3 从模块提供数据,T4 从模块撤销数据，主模块撤销命令,3.5,厦门大学 软件学院,3.5,厦门大学 软件学院,上述三种通信的共同点,一个总线传输周期（以输入数据为例）,主模块发地址 、命令,从模块准备数据,从模块向主模块发数据,3.5,厦门大学 软件学院,(5) 分离式通信,充分挖掘系统总线每个瞬间的潜力,一个总线传输周期,子周期1,子周期2,3.5,厦门大学 软件学院,1. 各模块有权申请占用总线,分离式通信特点,充分提高了总线的有效占用,2. 采用同步方式通信，不等对方回答,3. 各模块准备数据时，不占用总线,4. 总线被占用时，无空闲,Thank you,
