第4章 存储子系统,本章需解决的主要问题：,（1）存储器如何存储信息？ （2）在实际应用中如何用存储芯片组成具有一定容量的存储器？,4.1 概述,4.1.1 存储系统的层次结构,对存储器最基本的要求是：存储容量大、存取速度快、成本价格低在同样的技术条件下，这些要求往往是相互矛盾，彼此制约的1.主存储器,（内存）,主要存放CPU当前使用的程序和数据工作速度快,具有一定存储容量,随机访问,主存储器一般由动态随机存储器DRAM组成ROM,（2）辅存,（外存）,存放需要联机保存但暂不使用的 程序和数据速度较慢,容量大,（3）高速缓存,存放CPU在当前一小段时间内多次使用的程序和数据速度很快,容量小,4.1.2 物理存储器与虚拟存储器,虚拟存储器是依靠操作系统的支持来实现的，使用虚拟存储器技术可使计算机的内存看起来比实际内存大4.1.3 存储器的分类,（1）半导体存储器,静态存储器：,速度快,信息易失,（只读存储器除外）作主存、高速缓存2）磁表面存储器,,1.物理存储机制(存储介质),利用双稳态触发器存储信息,动态存储器：,利用电容上的存储电荷暂存信息,容量大，,长期保存信息，,利用磁层上不同方向的磁化区域表示信息。
非破坏性读出，,作外存2. 存取方式,（3）光盘存储器,速度慢随机存取：,①可按地址访问存储器中的任一单元，,利用烧孔(融坑)的有无表示信息容量很大，,非破坏性读出，,长期保存信息，,作外存1）随机存取存储器(RAM),②访问时间与单元地址无关2）只读存储器(ROM),（3）顺序存取存储器（SAM）,访问时读/写部件按顺序查找目标地址，访问时间与数据位置有关等待操作,（4）直接存取存储器（DAM）,,读/写操作,两步操作,访问时读/写部件先直接指向一个小区域，再在该区域内顺序查找访问时间与数据位置有关三步操作,,定位（寻道）操作,等待（旋转）操作,读/写操作,3. 存储器在系统中的位置,主存、外部存储器和高速缓冲存储器4.1.4 存储器系统的关键特性,1. 存取时间,从存储器收到读(或写)申请命令，到从存储器读出(或写入)信息所需的时间用TA表示对于随机存储器，存取时间是指从地址传送给存储器开始，到数据已经被存储或能够使用的时候为止对于非随机存储器，存取时间是把读/写部件定位到所要存储的位置所花费的时间2. 存取周期,存储器做连续访问操作过程中一次完整的存取操作所需的全部时间用TM表示。
主要是针对随机存储器的它是指本次存取开始到下一次存取开始之间所需的时间存取时间附加时间许多存储器的读出操作是破坏性的，所以在读出信息的同时要立即重新写回3. 数据传输率,是数据传入或传出存储器的速率对于随机存储器，它等于1/周期,对于非随机存储器，有：,TN=TA+N/R,TN=读或写N位的平均时间,TA=平均存取时间,N =位数,对于非随机存储器，存取时间是把读/写部件定位到所要存储的位置所花费的时间R =传输率，单位：位数/秒,4.2.2 静态MOS存储单元与芯片,1.静态MOS存储单元电路举例,（1）组成,V1、V3：MOS反相器,Vcc,触发器,V2、V4：MOS反相器,,,,,,,,,,V5、V6：控制门管,,,Z,Z：字线，选择存储单元,位线，完成读/写操作,,,W,W：,,,,4.2 半导体存储原理及存储芯片,（3）工作原理,写入：,（2）定义,“0”：V1导通，V2截止；,“1”：V1截止，V2导通保持：,Z：加低电平，,V5、V6截止，该单元未选中，保持原状态只要电源正常，保证向导通管提供电流，便能维持一管导通，另一管截止的状态不变，∴称静态Z加高电平,低 高,高 低,如果源存信息为1，即V2导通。
则字线为高后，W将通过V6，V2到地形成放电回路，W上有电流，经放大为1信号上述读出过程并不改变双稳态电路原有状态，属于非破坏性读出如果原存信息为1，即V2导通则字线为高后，W将通过V6，V2到地形成放电回路，W上有电流，经放大为1信号2.静态MOS存储芯片举例,例.SRAM芯片2114（1K×4位＝4096）,（1）内部结构,存储矩阵分为4个位平面，每面1K×1位每面矩阵排成64行×16列X0,6位行地址,,X63,Y0,Y15,,,,,,,4位列地址,,,,,,,,,,,两级译码,,一级：,地址译码，,选择字线、位线二级：,一根字线和,一组位线交叉，,选择一位单元2）引脚,地址端：,A9～A0（入）,数据端：,I/O1～I/O4（入/出）,控制端：,,片选CS,,= 0 选中芯片,= 1 未选中芯片,,写使能WE,,,= 0 写,= 1 读,电源、地,（3）读写时序,①读周期,tRC 读周期两次读出的最小间隔有效地址在此期间维持不变tA 读出时间从地址有效到输出稳定稳定后允许撤销片选信号tCO 片选有效到输出稳定稳定后允许撤销片选信号及读命令tCX 片选有效到数据有效tOTD 片选无效到数据输出变为高阻态。
tOHA 地址改变后数据输出的维持时间3.静态随机存储器技术,访问速度快,提高访问速度,功能多样化,发展过程,,速度要求至关重要的应用中,4.2.3 动态MOS存储单元与芯片,原理：,特点：,不需要双稳态电路，因而可以简化结构降低芯片功耗使芯片集成度得到提高这种存储器需要定期刷新才能保存信息不变，所以称为动态存储器将存储信息以电荷的形式存于电容之中这种电容可以是MOS管栅极电容，或者是专用的MOS电容通常定义电容充电至高电平为1；放电至低电平为0),1.动态MOS四管存储单元举例,（1）组成,V1、V2：记忆管,C1、C2：柵极电容,V3、V4：控制门管,Z：字线,（2）定义,“0”：V1导通，V2截止,“1”：V1截止，V2导通,（C1有电荷，C2无电荷）；,（C1无电荷，C2有电荷）3）工作原理,写入： Z加高电平,“0”：V1导通，V2截止,“1”：V1截止，V2导通,（C1有电荷，C2无电荷）；,（C1无电荷，C2有电荷）保持,Z：加低电平，,V3、V4截止，该单元未选中，保持原状态信息可暂存数毫秒需定期向电容补充电荷（动态刷新），∴称动态高 低,低 高,+++,+++,四管单元是非破坏性读出，读出过程即实现刷新。
高电平，断开充电回路，,读1/0继而对字线加高电平，,W上有电流流过，放大后作为1信号0”：V1导通，V2截止,“1”：V1截止，V2导通,（C1有电荷，C2无电荷）；,（C1无电荷，C2有电荷）若原存信息为0,若原存信息为1,与此同时，W通过V4对C1充电补充泄漏电荷高 高,2.单管动态存储单元,（1）组成,C：记忆单元,V：控制门管,Z：字线,W：位线,（2）定义,“0”：C无电荷，呈低电平V0,“1”：C有电荷，呈高电平V1,写入：Z加高电平，V导通，,在W上加高/低电平，写1/03）工作原理,若要写入0，则在W上加低电平若要写入1，则在W上加高电平读出：,根据W线电位的变化，读1/0断开充电回路Z加高电平，V导通，,保持,Z：加低电平，基本上无放电回路，其上电荷可暂存数毫秒单管单元是破坏性读出，读出后需重写W先预充电，,其分布电容C’充电至Vm,若原存信息为0，则W将通过V向电容C充电，W本身的电平下降若原存信息为1，W的电平上升根据W线电平变化的方向及幅度，可鉴别原存信息是0还是1显然读操作后C上的电荷将发生 变化3.存储芯片,例.DRAM芯片2164（64K×1位）,256×256→4个128×128,(1)内部结构：,,,(2)引脚：,地址端：,A7～A0（入）,数据端：,Din（入）,,分时复用，提供16位地址。
Dout（出）,控制端：,,片选,,写使能WE,,,= 0 写,= 1 读,电源、地,,行地址选通RAS,列地址选通CAS,,：=0时A7～A0为行地址,,高8位地址,：=0时A7～A0为列地址,,低8位地址,1脚未用，或在新型号中用于片内自动刷新3)读/写时序：,在准备好列地址后，发出列选，此时行选不撤销在发出列选后，列地址应维持一段时间，以打入列地址锁存器此后允许更换地址，为下一个读/写周期作准备如果在发列选之前发读命令，将有助于提高读出速度在准备好行地址后，发出行选信号，将行地址打入片内的行地址锁存器为使行地址可靠输入，发出行选后，行地址需要维持一段时间才能切换①读周期,在准备好列地址与输入数据后，才能发列选信号，此后列地址与输入数据均需维持一段时间，待列地址打入列地址锁存器后，方可撤换列地址待可靠写入之后，才能撤销输入数据虽然发出了写命令，但在发出列选信号之前没有列线被选中，因而还未真正写入，只是开始写的准备工作在准备好行地址后，发出行选信号，此后行地址需要维持一段时间，才能切换为列地址②写周期,4.2.4 半导体只读存储器与芯片,1、掩模型只读存储器MROM,只能由生产厂家写入存储信息。
2、可编程(一次编程型)只读存储器PROM,用户可以进行一次写入3、可重编程只读存储器EPROM,可以进行多次修改但需要特殊的设备，用紫外线对芯片长时间直接照射进行擦除，然后再重新写入4、电擦除可重写只读存储器EEPROM,用加反向电压的方式进行原信息的擦除，且可以按存储位进行擦除5、新一代可编程只读存储器FLASH（闪存）,可以做到改写，即无需使FLASH离开系统即可修改其内容4.3.1 主存储器设计的一般原则,4.3 主存储器的组织,在设计和组成计算机系统中的主存储器时，往往需要选择一种或几种存储芯片构成主存系统，通过总线把RAM、ROM芯片与CPU连接起来，使之协调工作1、驱动能力,对于CPU(或总线控制器)，一般输出线的直流负载能力都是有限的，要保证所设计的存储系统稳定工作，就必须考虑输出端能带负载的最大能力2、存储器芯片类型选择,根据主存储器各区域的应用不同，在构成主存储器时，应选择适当的存储器芯片RAM、ROM3、存储器芯片与CPU的时序配合,选用存储芯片时，必须考虑它的存取时间和CPU的工作速度的匹配问题，即时序配合4、存储器的地址分配和片选译码,需要由许多单片的存储芯片才能组成一个整体的存储系统。
分配芯片地址，产生片选信号的问题5、行选信号RAS与列选信号CAS的产生,CPU发出的地址码是通过地址总线同时送给存储器的为了达到芯片地址引脚分时复用的目的，需要专门的存储器控制单元来控制实现CPU,存储 器控 制器,存 储 器,,,,,,,,,,地址,Clock,行列地址,Clock,,数据,,4.3.2 主存储器逻辑设计,(1)位扩展,例如：PC/XT机的主存容量值为1M×8b，即1MB，典型组成方式是用8片1Mb(1M×1b)的芯片拼接而成需解决：,芯片的选用、,地址分配与片选逻辑、,信号线的连接为了实现位扩展，各芯片的数据输入/输出线相拼接，如每片分别与1位数据线相连，拼接为8位编址空间相同的芯片，地址线与片选信号分别相同，可将它们的地址线按位并联后与地址总线相连，共用一个片选信号向存储器送出某个地址码，则8块存储芯片的某个对应单元同时被选中……,……,……,CS,CS,CS,…,…,…,(2)字数(编址空间)扩展,如果每片的字数不够，需用若干芯片组成总容量较大的存储器，称为字数扩展在实际的主存储器中，可能只需位扩展。