《基于FPGA的出租车计费器设计》由会员分享，可在线阅读，更多相关《基于FPGA的出租车计费器设计（21页珍藏版）》请在金锄头文库上搜索。
1、湖南工程学院课 程 设 计课程名称 嵌入式系统 课题名称 基于CPLD的出租车计费器专 业 电子信息工程 班 级 电子信息 学 号 201213020113 姓 名 魏震洲 指导教师 林愿 2015年12月20日湖南工程学院课 程 设 计 任 务 书课程名称： 嵌入式系统 题 目：基于CPLD的出租车计费器专业班级： 电子信息 学生姓名： 魏震洲 指导老师： 林愿审 批： 任务书下达日期 2015 年12 月 1日设 计 完成日期 2015 年 12月 15日 设计内容与设计要求CPLD为复杂可编程逻辑器件，通过EDA技术对其进行编程，可将一个较复杂的数字系统集成于一个芯片中，制成专用集成电路
2、芯片，并可随时在系统修改其逻辑功能。有关知识可参见相关教材或参考书。一设计内容（1） 实现计费功能，计费标准为：按行驶里程计费，起步价为7.00元，并在车行3Km后按2.20元/Km计费，当计费器达到或超过20元时，每公里加收50的车费，车停止不计费。（2） 现场模拟功能：能模拟汽车起动、停止、暂停以及加速等状态。（3） 按计动态扫描电路，将车费和路程显示出来，各有两位小数。二、设计要求：1、 设计思路清晰，给出整体设计框图；2、 设计各单元电路，完成其功能仿真和编译并生成低层模块；3、 完成顶层设计并编译通过；4、 完成设计下载并调试电路；5、 写出设计报告；主要设计条件1. 提供EDA实验
3、室；2. 提供EL实验箱和CPLD芯片;3. 提供设计软件说明书格式1. 课程设计封面；2. 任务书；3. 说明书目录；4. 设计总体思路，基本原理和框图（顶层电路图）；5. 单元电路设计（各次级模块电路图）；6. 设计仿真；7. 编程下载；8. 总结与体会；9. 附录；10. 参考文献。 进度安排星期一、二：下达设计任务书，介绍课题内容与要求；查找资料，确定总体设计方案和单元电路设计；星期三第二周星期一：单元电路设计与仿真，硬件下载；第二周星期二、三：硬件下载；第二星期四、五：书写设计报告，打印相关图纸；答辩参考文献1. 康华光主编.电子技术基础（数字部分），高等教育出版社。2. 阎石主编.
4、 电子技术基础（数字部分），清华大学出版社。3. 陈大钦主编，电子技术基础实验，高等教育出版社。4. 彭介华主编，电子技术课程设计指导，高等教育出版社。5. 张 原编著，可编程逻辑器件设计及应用，机械工业出版社。6.荀殿栋，徐志军编著，数字电路设计实用手册，电子工业出版社。7. 刘洪喜，陆颖编著. VHDL电路设计实用教程 清华大学出版社 目 录摘要 1Abstract1引言11.概述22.总体设计32.1设计要求32.2基本的原理方框图32.3 开发环境43.软件设计43.1总体设计43.2 各模块设计54.结果仿真114.1编译114.2管脚配置114.3程序下载125.硬件电路126.
5、系统使用说明13结束语14参考文献14致谢15附录17基于CPLD的出租车计费器摘 要：本文借助Quartus9.0软件，基于大规模可编程逻辑器件FPGA，利用Verilog HDL语言，进行出租车计费器设计。该出租车计费系统包括计数器分频模块、数码管分频模块、计程模块、计时模块、计费模块、控制模块、数码管显示模块和顶层主控模块共八大部分；分起步、里程、等待三个阶段。该出租车计费器能够自行设定计费标准，借助Cyclone系列EP20C8Q208C8N芯片的FPGA开发板，进行功能仿真，并且利用外围电路和开发板的结合，能够进行相应的硬件测试。测试结果由2片4个相连的7段共阳极数码管驱动电路来显示
6、。关键词：出租车计费器；Quartus9.0软件；Verilog HDL语言；FPGA开发板引言随着出租车行业的发展，对出租车计费器的要求也越来越高，用户不仅要求计费器性能稳定、计费准确；同时还要求其具有计价标准的灵活设定、营运额统计、密码设定等功能。目前，出租车行业面临油价上涨和夏季空调费调整的问题，修改计价标准随着油价的上涨势在必行，所以出租车计费器计价标准的灵活设定成为计费器不可缺少的一部分。因此性能稳定、便于检定、维护及修改参数成为出租车记费器的关键技术。出租车计价系统较多的是利用单片机进行控制，但较易被私自改装，且故障率相对较高，不易升级。而FPGA具有高密度、可编程及有强大的软件支
7、持等特点，所以设计的产品具有功能强、可靠性高、易于修改等特点1。随着FPGA（Field Programmable Gate Array) 等可编程器件的出现，解决了传统电子设计不能完成的任务。利用FPGA来实现出租车计费器，可行性很高，电路简单，大大减少外围器件，可以用软件完全仿真，灵活度高，而且编好的系统可以在不同的FPGA芯片上通用。同时由于FPGA 的功能完全取决于语言Verilog HDL编写的程序，不拘泥于某种芯片的特殊指令2，更加提高了产品的更新换代能力。FPGA在电子设计领域中价格低廉，有良好的发展趋势，它的出现必定会占领大部分数字器件市场。本设计选用的FPGA芯片，主要是Al
8、tera公司的Cyclone系列芯片EP20C8Q208C8N。使用软件 Quartus9.0和超高速硬件描述语言Verilog HDL，从而实现计价标准的灵活设定。使得该出租车计费器的特点是计费准确、性能稳定、分阶段(起步、里程、等待)自动计费3。1.概述EDA(Electronic Design Automation)即电子设计自动化，是电子设计技术的核心，它的系统级高层次电子设计方法，对整个系统进行方案设计和功能划分，无须通过门级原理图描述电路，而是针对设计目标进行功能描述，摆脱了电路细节的束缚，大大缩短了产品的研制周期。同时，这种高层次设计只是定义系统的行为特性，而不涉及实现工艺，因此
9、利用其综合优化工具使工艺转化变得轻而易举。FPGA 是现场可编程门阵列的简称。起源于美国的Xilinx公司，它结合了微电子技术、电路技术和EDA技术，使设计者可以集中精力进行所需逻辑功能的设计，缩短设计周期，提高设计质量。FPGA器件在结构上，由逻辑功能块排列为阵列,并由可编程的内部连线连接这些功能块来实现一定的逻辑功能。以Xilinx公司的FPGA器件为例，它的结构可以分为三个部分：可编程逻辑块CLB(Configurable Logic Blocks)、可编程I/O模块IOB(Input/Output Block)和可编程内部连线PI(Programmable Interconnect)
10、4。FPGA的开发系统包括软件和硬件两个部分。开发系统软件指专用的编程语言和相应的汇编程序或编译程序。开发系统硬件部分包括计算机和编程器。编程器是对FPGA进行写入和擦除的专用装置,能够供写入或擦除操作所需要的电源电压和控制信号，并通过串行接口从计算机接收编程数据,最终写进FPGA之中5。基于FPGA的计费器系统利用Verilog HDL语言，采用模块化程序设计3，自顶向下、由粗到细、逐步求精的方法，将基于FPGA的计费器系统的整体逐步分解各个模块。它不需要专门的硬件，只通过软件编程即可实现计费器系统的逻辑功能、电路结构和连接形式。Verilog HDL语言类似C语言，可读性强、更易理解，这种
11、语言几乎覆盖了以往各种硬件描述语言的功能，在编程的过程中一般采用自顶向下的电路设计过程。本设计利用Verilog HDL语言，在Quartus9.0软件中将出租车计费器基本结构分成8个模块对其进行程序汇编6。将各块程序生成的.v文件组合在一起，生成数字钟源代码的.bdf 图形文件，最后下载到Cyclone系列芯片EP20C8Q208C8N中，验证试验结果。在Protel99se的开发环境内，利用三极管、电阻、数码管、蜂鸣器等元器件设计该出租车计费器的外围电路，并进行PCB布线。利用实验室现有的资源制作出相应的电路板并完成硬件电路的设计，和软件设计部分一起共同验证设计的最终结果。2.总体设计2.
12、1设计要求行程3公里内（包括3公里），且等待累计时间2分钟内（包括2分钟），起步费为6.0元；3公里外（不包括3公里）以每公里1.0元，等待累计时间2分钟外（不包括2分钟）以每分钟以1.0元计费。能显示行驶公里数、等待累计时间和最后的总费用。本计费器的显示范围为099元，计价分辨率为1元；计程器显示范围为099公里，分辨率为1公里；计时器的显示范围是分钟的显示范围是099, 辨率为1分钟。秒的显示范围是059。分辨率为1秒。2.2基本的原理方框图等待信号行驶信号分频模块计费模块计时模块计程模块显示输出模块主控制模块计费/复位时钟信号图1 基本原理方框图该出租车计费器的基本原理方框图如图1所示，
13、由时钟信号、等待信号、分频模块、行驶信号、计费/复位模块、主控模块、计时模块、计费模块、计程模块、显示输出模块8部分组成。该计费系统通过分频模块将50MHz的时钟信号通过分频器变成1Hz的时钟信号和1KHz的显示输出信号。该出租车计费的标准是起步价是6元，3公里之内费用不变，当超过3公里时，每行驶1公里，费用加收1元；在等待的过程中，2分钟之内，费用不变，当超过2分时，每经过2分钟，费用加收1元。由start信号和reset信号共同来控制信号是等待信号还是行驶信号，当start是高电平且reset同时为高电平时，此时行驶信号起作用，出租车计费显示模块显示相应的费用和行驶的里程；当start是低
14、电平且reset同时为高电平时，此时等待信号起作用，出租车计费显示模块显示相应的费用和等待的时间。当reset为低电平时，计费系统复位。该计费系统的显示费用是099元。2.3 开发环境软件环境：Quartus9.0 软件、Protel99se软件、Verilog HDL语言。 硬件环境：FPGA开发板、EP20C8Q208C8N芯片一片、4个相连的7段共阳极数码显示管2片、按键开关2个、单刀双掷开关2个、4.7K的电阻9个、100的电阻8个、PNP三极管8个、NPN三极管1个7、蜂鸣器1个、导线若干、下载线一根等。3.软件设计3.1总体设计利用Verilog HDL硬件描述语言用自顶向下的设计方法编写程序，将出租车计费器的模块分为时钟分频模块、显示分频模块、计时模块、计费模块、计程模块、数码显示模块、控制模块和主控模块8部分
